在C中使用Makefile ( make：*没有规则来make target ..需要的是...停 - 腾讯云开发者社区 - 腾讯云

开发者社区

文档建议反馈控制台

文章/答案/技术大牛

发布

Makefile 的使用（在 Linux 中使用 make 命令来编译程序）

Linux 中使用 make 命令来编译程序，特别是大程序；而 make 命令所执行的动作依赖于 Makefile 文件。...make 命令根据文件更新的时间戳来决定哪些文件需要重新编译，这使得可以避免编译已经编译过的、没有变化的程序，可以大大提高编译效率。...要想完整地了解 Makefile 的规则，请参考《GNU Make 使用手册》，以下仅粗略介绍。...=定义或使用 define 指令定义的变量是延时变量；使用:=定义的变量是立即变量。需要注意的一点是，?=仅仅在变量还没有定义的情况下有效，即?=被用来定义第一次出现的延时变量。...所以，不能采用‘ ’和圆括号的格式书写该变量，当然，如果需要使用非常量的文件名，可以在文件名中使用变量引用。

10K1 0

Makefile 使用总结

在模式规则中，如果有多个目标，那么，"$@"就是匹配于目标中模式定义的集合。 $% 仅当目标是函数库文件中，表示规则中的目标成员名。...这个特性是GNU make的，很有可能不兼容于其它版本的make，所以，你应该尽量避免使用"$*"，除非是在隐含规则或是静态模式中。...还得要注意的是，这些变量只使用在规则的命令中，而且一般都是"显式规则"和"静态模式规则"（参见前面"书写规则"一章）。其在隐含规则中并没有意义。 1....all: @echo $(OBJS2) # bash中执行 make, 可以看出虽然 OBJS1 是在 OBJS2 之后定义的, 但在 OBJS2中可以提前使用 $ make programA.o..., 并且 make时没有使用 -e 参数 file 定义在Makefile中 command line 定义在命令行中 override

4.1K3 0

您找到你想要的搜索结果了吗？

是的

没有找到

make menuconfig执行流程分析

$(srctree)/scripts/Kbuild.include: ; 这条语句使用的是第一种make书写规则，这条规则只有目标，没有依赖和命令。???...如果一个规则没有命令或者依赖，并且它的目标不是一个存在的文件名。在执行此规则时，目标总会被认为是最新的。就是说：这个规则一旦被执行，make就认为它的目标已经被更新过。...Kbuild 框架中，专门使用hostprogs-y变量来指示在内核编译阶段需要使用的一些可执行文件，通过hostprogs-y += mconf，就向make程序指明mconf是一个编译阶段需要使用的可执行文件...$(srctree)/scripts/Kbuild.include: ; 这条语句使用的是第一种make书写规则，这条规则只有目标，没有依赖和命令。???...Kbuild 框架中，专门使用hostprogs-y变量来指示在内核编译阶段需要使用的一些可执行文件，通过hostprogs-y += mconf，就向make程序指明mconf是一个编译阶段需要使用的可执行文件

4.1K1 0

自动化构建-makeMakefile 【Linux基础开发工具】

一、背景 • 会不会写makefile，从一个侧面说明了一个⼈是否具备完成大型工程的能力 • 一个工程中的源文件不计数，其按类型、功能、模块分别放在若干个目录中，makefile定义了一系列的规则来指定...可见，makefile都成为了一种在工程方面的编译方法。 • make是一条命令，makefile是一个文件，两个搭配使用，完成项目自动化构建。...当你在命令行中运行make时，make命令会寻找并执行all目标规则，这将依次执行target1、target2和target3的编译规则。...因此，通过在Makefile中设置all作为默认目标规则，你可以简化构建过程，只需运行make命令即可执行整个编译过程，无需显式指定目标三、变量符号表示取变量的值，当变量名多于一个字符时，使用"(...中容易搞错赋值等号，使用 “=”进行赋值，变量的值是整个Makefile中最后被指定的值。

6291 0

Makefile教程

也就是说，target这一个或多个的目标文件依赖于prerequisites中的文件，其生成规则定义在command中。...其包括了三个部分，一个是在一个Makefile中引用另一个Makefile，就像C语言中的include一样；另一个是指根据某些情况指定Makefile中的有效部分，就像C语言中的预编译#if一样；还有就是定义一个多行的命令...对于一般多字符变量的引用必须使用括号，否则make将把变量名的首字母作为作为变量而不是整个字符串（$PATH在Makefile中实际上是$(P)ATH）。...原来这种是老式的“双后缀规则”，编译器会自动将Makefile所在目录的.cpp识别为源文件后缀，而.o识别为输出文件后缀。特别需要注意的是，后缀规则不允许任何依赖文件，但也不能没有命令。...8.小结实际上，Makefile中还有很多基础知识点和复杂的特性并未在文中赘述，比如各种函数的用法、嵌套执行make、双后缀规则、定义命令包等，这些需要我们在实际使用过程中去熟悉掌握。

4.6K5 3

makefile终极奥义

只要我们的 Makefile 写得够好，所有的这一切，我们只用一个 make 命令就可以完成，make 命令会自动智能地根据当前的文件修改的情况来确定哪些文件需要重编译，从而自己编译所需要的文件和链接目标程序...上述还只是简单的makefile，属于「显式规则」，那么为了优化makefile我们介绍「隐式规则」 makefile中使用变量在Makefile中我们要定义一系列的变量，变量一般都是字符串，这个有点...OBJ:=main.o #定义变量 #引用变量 ${OBJ} #使用变量 $(OBJ) #推荐使用除了自己定义的变量之外makefile还提供了预定义的变量在隐含规则中的命令中，基本上都是使用了一些预先设置的变量...这个规则，并且在make的时候并没有执行这个规则。...函数在Makefile中可以使用函数来处理变量，从而让我们的命令或是规则更为的灵活和具有智能。

1.6K3 0

Make 快速入门

Make make 是 linux 系统的实用程序。它用于管理对于大型程序的自动编译任务，自动决定程序某一部分需要重新编译，并发出编译指令。虽然，我们最常见于 C 语言程序的编译。...prerequisites: 先决条件是用于生成 target 文件的输入文件或是完成 target 任务前需要先执行的任务。一个 target 可以没有先决条件，也可以有一个或多个先决条件。...在 Makefile 所在目录运行不带参数的 make 命令： make 会启动 Makefile 文件中第一个 target ，本例是 help , make 将 Makefile 中第一个出现的 target...在不使用项目中安装的包的情况下，即项目目录下 node_modules 里的包，完全可以使用 Makefile 来完成一些构建任务，make 的优势在于更好管理相互依赖的构建任务。 3....隐式规则将告诉 make 如何使用常用的技术，让你在使用时不必给出全部细节，简化书写。例如，make 为 C 语言编译提供一个隐式规则。文件名决定将应用哪个隐式规则。

2K1 0

Makefile入门

# 一、Makefile简介 # 1、Makefile是什么 Makefile是一种用于自动化构建程序的工具，它提供了一系列规则来指定源代码文件之间的依赖关系，以及如何生成目标文件。...Makefile是一个文件，其中定义了一系列的规则来指定哪些文件需要先编译、哪些文件需要后编译、哪些文件需要重新编译等。...如果找到，Make会按照Makefile文件中的规则和指令，自动执行相应的命令来编译和链接源代码文件，生成可执行文件或库。...它们在Makefile中的格式如下：目标（Target）：目标是指需要生成的文件或目标体，可以是Object File（一般称为中间文件）、可执行文件或标签。...在Makefile中，命令部分需要有一定的缩进，可以是一行或多行，它们会依次执行。

7321 0

换个角度说Makefile

作为Linux下的C/C++开发者，没接触过makefile一定说不过去，通常构建大型的C/C++项目都离不开makefile，也许你使用的是cmake或者其他类似的工具，但它们的本质都是类似的。...作为一个轻度使用者，应读者要求，斗胆介绍一下makefile，不过与普通的makfile教程不同的是，本文准备从另外一个角度来介绍。如有不妥之处，欢迎指出。...然而到这里又会想，既然编译链接都是这么类似的过程，能不能给它们写一些通用的规则，搞得这么复杂干嘛？然后按照规则去执行就好了。而makefile就是这样的一个规则文件，make是规则的解释执行者。...然后再去学习如何编写makefile。实际上它主要做的事情也很清楚，那就是编译和链接。这个在《helo程序是如何编程可执行文件的》中已经有所介绍，还不了解的朋友可以简单了解一下。...makefile是什么东西它是一个规则文件，里面按照某种语法写好了，然后使用make来解释执行，就像shell脚本要用bash解释运行一样。通常会用makefile来构建C/C++项目。

9682 0

make menuconfig makefile kconfig详解

make menuconfig命令没有指定makefile文件，因此默认执行的是 make –f Makefile menuconfig，即执行$(srctree)/Makefile文件中目标menuconfig...$(srctree)/scripts/Kbuild.include: ; 这条语句使用的是第一种make书写规则，这条规则只有目标，没有依赖和命令。???...如果一个规则没有命令或者依赖，并且它的目标不是一个存在的文件名。在执行此规则时，目标总会被认为是最新的。就是说：这个规则一旦被执行，make就认为它的目标已经被更新过。...Kbuild 框架中，专门使用hostprogs-y变量来指示在内核编译阶段需要使用的一些可执行文件，通过hostprogs-y += mconf，就向make程序指明mconf是一个编译阶段需要使用的可执行文件...另外，Kbuild框架使用-objs后缀来指明相应的可执行文件需要通过多个目标文件来链接生成，mconf-objs := mconf.o zconf.tab.o $(lxdialog)就是向make

2.3K1 0

【Makefile】简单的Makefile编写

Makefile确定整个工程的编译规则，只需要一个make命令，就可以实现“自动化编译”。...---- Make工作原理通常在一个项目中,我们的规则是: 如果这个工程没有被编译过，那么我们的所有C文件都要编译并被链接。...(链接目标程序) 只要我们的Makefile写的够好，我们只用一个make命令就可以完成,make命令会自动智能地根据当前文件的修改情况来确定哪些文件需要重新编译，从而自己编译需要的文件和链接生成可执行文件...Makefile的规则: target … :prerequisites… command … … target是一个目标文件，可以是Object File，也可以是可执行文件。...所以，为了makefile的易维护，在makefile中我们可以使用变量。makefile的变量也就是一个字符串。可以理解为C语言中的宏。

1.6K1 0

攻克makefile之基础知识

makefile整个是建立在目标-依赖-命令规则基础，比如下面一个场景一盘菜：酱油盐油开始炒菜上面就是基于类似于规则 all: target1 target2 target3 target1:...当你在命令行中运行make时，make命令会寻找并执行all目标规则，这将依次执行target1、target2和target3的编译规则。...因此，通过在Makefile中设置all作为默认目标规则，你可以简化构建过程，只需运行make命令即可执行整个编译过程，无需显式指定目标（1）常见$符合用法 ^ 表示所有的依赖文件@ 表示生成的目标文件...（2）变量赋值 1、"="是最普通的等号，在Makefile中容易搞错赋值等号，使用 “=”进行赋值，变量的值是整个Makefile中最后被指定的值。...VIR_A = A VIR_B = $(VIR_A) B VIR_A = AA 经过上面的赋值后，最后VIR_B的值是AA B，而不是A B，在make时，会把整个Makefile展开，来决定变量的值

2371 0

linux下，Makefile是啥？？

为什么要学习Makefile？ Linux环境下的程序员如果不会使用GNU make来构建和管理自己的工程，应该不能算是一个合格的专业程序员，至少不能称得上是Unix程序员。...在Linux（unix）环境下使用GNU的make工具能够比较容易的构建一个属于你自己的工程，整个工程的编译只需要一个命令就可以完成编译、连接以至于最后的执行。...《概念篇》 Makefile的概念一个工程中的源文件不计其数，其按类型、功能、模块分别放在若干个目录中，Makefile定义了一系列的规则来指定哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译...其包括了三个部分，一个是在一个Makefile中引用另一个Makefile，就像C语言中的include一样；另一个是指根据某些情况指定Makefile中的有效部分，就像C语言中的预编译#if一样；...Makefile中只有行注释，和UNIX的Shell脚本一样，其注释是用#字符，这个就像C/C++中的//一样。如果你要在你的Makefile中使用#字符，可以用反斜杠进行转义，如：\# 。

1.6K2 0

技术栈系列基础篇2-Makefile

什么是MakefileMakefile定义了一系列的规则来指定，哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，文件之间有哪些依赖等。Makefile有自己的书写格式、关键字、函数。...像C 语言有自己的格式、关键字和函数一样。而且在Makefile中可以使用系统shell所提供的任何命令来完成想要的工作。....o文件的依赖文件默认会有同名的.c文件，比如有一个target是test.o，那么test.c默认就是test.O的依赖文件，这个是makefile的隐晦规则，是make会自动推导出来的make的工作方式在默认命名的情况下...)变量的引用可以使用 ${变量名} 或 $(变量名) 中括号或括号都可以Makefile 中的变量的使用其实非常的简单，因为它并没有像其它语言那样定义变量的时候需要使用数据类型。...追加赋值 ( += ) 原变量用空格隔开的方式追加一个新值。变量中的变量在定义变量的值时，我们可以使用其它变量来构造变量的值，在Makefile中有两种方式来在用变量定义变量的值。

8133 0

【Linux笔记】make工程管理工具（二）

make是一个GNU命令工具，用来解释Makefile文件中的命令来编译我们的工程。...但是在Linux 下一般不具有IDE，所以我们需要学会如何使用make工具来编译。 3、Makefile文件的书写规范 Makefile文件中最重要的是规则。...除此之外，这个文件中， #符号后面是注释， clean 是一个特殊的目标，它没有依赖，称为伪目标。规则是Makefile文件中的最基本的、也是最核心的部分。Makefile中还有其他内容。...如果Makefile 文件里面没有显式给出文件的依赖关系的时候，make 就会根据文件的扩展名找到相应的隐含规则，然后按照隐含规则来更新目标。...其包括了三个部分，一个是在一个 Makefile 中引用另一个 Makefile，就像 C 语言中的 include 一样；另一个是指根据某些情况指定 Makefile 中的有效部分，就像 C 语言中的预编译

2K1 0

跟我一起写Makefile:MakeFile介绍

这个示例来源于gnu的make使用手册，在这个示例中，我们的工程有8个c文件，和3个头文件，我们要写一个makefile来告诉make命令如何编译和链接这几个文件。...只要我们的makefile写得够好，所有的这一切，我们只用一个make命令就可以完成，make命令会自动智能地根据当前的文件修改的情况来确定哪些文件需要重编译，从而自己编译所需要的文件和链接目标程序。...makefile的规则在讲述这个makefile之前，还是让我们先来粗略地看一看makefile的规则。 target ... : prerequisites ......（任意的shell命令）这是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于prerequisites中的文件，其生成规则定义在 command中。...但make并不会完全马上展开，make使用的是拖延战术，如果变量出现在依赖关系的规则中，那么仅当这条依赖被决定要使用了，变量才会在其内部展开。

1.2K2 0

【makefile】

Makefile文件定义了一系列的规则来指定哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能操作。...但make并不会完全马上展开，make使用的是拖延战术，如果变量出现在依赖关系的规则中，那么仅当这条依赖被决定要使用了，变量才会在其内部展开。...Makefile实际上是一个文件的依赖关系，也就是说， target这一个或多个的目标文件依赖于dependency中的文件，其生成规则定义在命令command中。...一个makefile文件中可定义多个目标，利用make target命令可指定要编译的目标，如果不指定目标，则使用第一个目标。...2.4 Makefile中的函数在Makefile中可以使用函数来处理变量，从而让命令或规则更为的灵活和具有智能，函数调用，很像变量的使用，也是以“$”来标识的，函数调用后，函数的返回值可以当做变量来使用

2.9K0 0

跟我一起写Makefile

这个示例来源于gnu的make使用手册，在这个示例中，我们的工程有8个c文件，和3个头文件，我们要写一个makefile来告诉make命令如何编译和链接这几个文件。...只要我们的makefile写得够好，所有的这一切，我们只用一个make命令就可以完成，make命令会自动智能地根据当前的文件修改的情况来确定哪些文件需要重编译，从而自己编译所需要的文件和链接目标程序。...makefile的规则在讲述这个makefile之前，还是让我们先来粗略地看一看makefile的规则。 target ... : prerequisites ......（任意的shell命令）这是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于prerequisites中的文件，其生成规则定义在 command中。...但make并不会完全马上展开，make使用的是拖延战术，如果变量出现在依赖关系的规则中，那么仅当这条依赖被决定要使用了，变量才会在其内部展开。

1.2K7 0

全网最牛Linux内核Makefile系统文件详解(纯文字代码)

一个工程中的源文件不计数,其按类型、功能、模块分别放在若干个目录中,makefile定义了一系列的规则来指定,哪些文件需要先编译,哪些文件需要后编译,哪些文件需要重新编译,甚至于进行更复杂的功能操作,因为...其与C/C++所不同的是,你可以在Makefile中改变其值。在Makefile中,变量可以使用在“目标”,“依赖目标”,“命令”或是Makefile的其它部分中。...如果你要使用真实的“$”字符,那么你需要用“$$”来表示。变量可以使用在许多地方,如规则中的“目标”、“依赖”、“命令”以及新的变量中。...二、变量中的变量在定义变量的值时,我们可以使用其它变量来构造变量的值,在Makefile中有两种方式来在用变量定义变量的值。...而定义在文件中的变量,如果要向下层Makefile传递,则需要使用exprot关键字来声明。

3.8K2 0

Linux自动化构建工具-makeMakeﬁle

二、Make/Makefile 基础概念 1. 什么是 Make？ Make 是一个自动化构建工具，它根据 Makefile 中定义的规则来编译和链接程序。...规则的基本格式 Makefile 由一系列规则组成，每个规则的基本格式如下： target: dependencies command1 command2 ... target：...变量的使用在 Makefile 中，可以使用变量来简化代码。...修改文件属性时间 ** 在我们使用make指令时，当使用一次之后，有时会显示不能够再次使用，这是因为只有在源文件最近的修改时间比可执行文件要老时，才能够执行 ** 只需要比较可执行程序最近的修改时间和源文件最近的修改时间...避免命名冲突：要是目录中存在和目标同名的文件，使用伪目标就能防止规则被错误触发。为什么需要 .PHONY 声明？在 Makefile 中，使用 .PHONY 来声明伪目标是很有必要的。

1471 0

点击加载更多

相关资讯

热门标签

活动推荐

运营活动

活动名称

广告关闭