Makefile，所有规则模式的规则
Makefile是一种用于自动化构建和管理软件项目的工具。它以文本文件的形式存在，其中包含了一系列规则和命令，用于描述源代码文件之间的依赖关系和构建流程。Makefile通常由一个特定的解析器（如GNU Make）读取并执行。
Makefile的主要作用是管理和构建软件项目的编译过程，以确保代码的正确构建和更新。它可以根据源代码文件之间的依赖关系，自动判断哪些文件需要重新编译，并执行相应的编译命令。这样，开发人员可以通过修改少量的源代码文件，而不必重新编译整个项目，从而提高开发效率。
Makefile中的规则模式是一种用于匹配文件名的模式。它允许使用通配符和模式匹配符来表示一类文件，并将相应的编译规则应用于这些文件。通过使用规则模式，可以减少重复的代码，并轻松地处理一类文件的编译过程。
在Makefile中，规则模式通常由三个部分组成：目标、依赖和命令。
- 目标（Target）是规则的执行对象，表示需要构建或更新的文件。
- 依赖（Dependencies）是目标所依赖的文件或目标。如果依赖文件的修改时间较新于目标文件，那么目标就需要重新构建。
- 命令（Commands）是执行构建操作的命令行指令。它们描述了如何将依赖文件转换为目标文件。
规则模式的基本语法如下：
target: dependency1 dependency2 ...
command1
command2
...Makefile的优势包括：
- 自动化构建：Makefile可以自动识别源代码文件之间的依赖关系，并根据需要执行相应的构建命令，从而减少了手动编译的工作量。
- 高效的增量编译：通过检查依赖文件的修改时间，Makefile可以只编译发生变化的文件，而不必重新编译整个项目，从而提高了编译效率。
- 灵活性：Makefile支持使用变量、条件判断、循环等高级特性，可以根据不同的环境或需求进行灵活的配置和定制。
- 可移植性：Makefile是一种标准化的构建工具，几乎在所有主流操作系统上都可以使用，具有较好的跨平台兼容性。
Makefile的应用场景包括但不限于：
- C/C++项目的编译和构建
- 多模块项目的管理和构建
- 脚本的自动化执行
- 文件的批量处理
- 文档的生成和维护
腾讯云提供的相关产品和服务与Makefile的使用场景有关，但目前无法提供与Makefile直接相关的产品和服务。若您有其他关于云计算或IT互联网领域的问题，欢迎继续提问。
相关·内容
所以我尝试使用makefile。在后续的makefile序列中，我有一个包含以下代码的makefile：
flash: $(TARGET).hex
$(AVRDUDE) $(AVRDUDE_MCU) $(AVRDUDE_OPTIONS) $(AVRDUDE_PORT) $(AVRDUDE_PROGRAMMER) -U flash:w:$<
### Compilation rules
#Use all standard contiki compile rules, except add .elf rule that prints size
%.elf: %.$(TARGET)
浏览 1提问于2018-02-26得票数 0
回答已采纳
当我运行这个Makefile时：
foo.x:
.PHONY: a b
%.x: a
%.x: b
$(error [$^])
我看到：
Makefile:5: *** [b]. Stop.
为什么我没有看到[a b]而不是[b]？如何使两者都包括在内？
浏览 0提问于2019-06-05得票数 0
回答已采纳
在我的工作目录中，有一个makefile、一个空的obj文件夹和一个包含foo.c的src文件夹。我有一个简单的规则，它接受一个对象文件，用src替换所有东西直到第一个斜杠，并用.c替换结束的.c。
示例： obj/foo.o -> src/foo.c
在MadScientist (给他的学分)的帮助下，我得到了下面的模式规则(请不要提出更简单的规则-->我知道它们的存在，但只有这条规则证明了我的问题)：
OBJFILES=obj/foo.o
all: $(OBJFILES)
@echo "all executed"
Y = $(shell echo $1
浏览 3提问于2020-06-23得票数 0
回答已采纳
我有以下Makefile：
all: foo/bar/baz
foo/%:
@echo $(VAR)
cp $@.in $@
# This works
foo/bar/%: VAR := Hello world
# This doesn't
foo/bar/%: foo/bar/%.in
foo/bar/baz.in:
touch $@
当我运行它时，输出是
Hello world
cp foo/bar/baz.in foo/bar/baz
cp: cannot stat ‘foo/bar/baz.in’: No such file or directo
浏览 4提问于2015-02-24得票数 2
回答已采纳
1回答
这样做可能很琐碎，但我看不出是怎么做到的。
我希望有一个父Makefile来根据命令行中传递的变量的值来决定递归调用哪个Makefile。
也就是说，我希望能够用以下方式调用我的主Makefile：
make some_rule TARGET=a
或
make some_rule TARGET=b
并让我的主Makefile根据makefile要调用的目标值来决定运行make some_rule。(例如，决定是调用子目录_a/Makefile还是调用子目录_b/Makefile来执行规则some_rule)。
注意:我有许多不同的规则，所以我不希望我的主Makefile列出所有可能的规则，并对
浏览 0提问于2015-01-22得票数 1
回答已采纳
我目前正在学习如何使用makefiles。但我正为%模式规则而挣扎。我把我失败的makefile简化为下面这个非常简单的例子：
我在一个空目录中填充：
echo aaa > a.in && echo bbb > b.in
像这样的第一个makefile运行得非常好：
a.out : a.in
cat $< > $@
作为
make && echo *.out && cat *.out
返回
cat a.in > a.out
a.out
aaa
但是，当我尝试使用模式规则修改makefile时，如下所示：
%.
浏览 0提问于2014-08-10得票数 0
回答已采纳
我是makefile的新手。你能帮我改正下面的makefile吗：
我已经创建了一个Employee类。Manager类派生自Employee类。Link类同时引用了Employee和Manager类。
错误：
make: *** No rule to make target `gcc', needed by `Employee.o'. Stop.
Makefile：
CC = gcc
TOP=/usr/local/share/cimple
ROOT= $(PEGASUS_ROOT)
##BINDIR= ${PEGASUS_HOME}/bld/bin
浏览 3提问于2013-12-12得票数 1
2回答
我试图学习make使用简单的三个文件。
foo.h
#ifndef __foo_H_
#define __foo_H_
void print();
#endif
foo.c
#include <stdio.h>
#include "foo.h"
void print()
{
printf("Hello World !");
}
main.c
#include "foo.h"
int main()
{
print();
return 0;
}
当我使用下面的makefile时，一切正常
makefile
浏览 5提问于2014-03-31得票数 0
回答已采纳
如何将所有C文件编译成对象文件，并将它们放在子目录中？
我有三个目录：
usr -- main.c位于何处
sources1 - init_var1.c和init_var2.c位于的地方
include -头文件所在的位置
obj -这个目录应该包含从列在1和2下面目录中的C源文件中生成的对象文件。
我写了这个Makefile
CC=gcc
O_DIR = ./../obj
I_DIR = ./../include
SOURCES := $(wildcard *.c)
OBJECTS := $(SOURCES:.c=.o)
OBJECTS := $(addpref
浏览 1提问于2016-10-31得票数 1
回答已采纳
1回答
我在目录tests/中有一堆D1测试源文件。现在，我想分别编译和链接它们，并在tests/中输出可执行的D3。所以我写了一个makefile，它不起作用。
# ...
TestDir := tests
TestSourceFile := $(shell sh -c "ls tests/*.c")
TestTargetFile := $(subst .c,.out,$(TestSourceFile))
TestFrame := testframe.o
TestNeededObjectFile := $(TestFrame) \
+ util.o \
+ tok
浏览 0提问于2019-03-22得票数 1
回答已采纳
对于gnu make，我需要使用模式规则，但我总是遇到相同的错误：
make：*没有规则使目标'%.c‘成为’测试‘所需要的。停止播放。
这是我的Makefile
all: test
test : %.c
gcc -o $@ $?
Makefile是从当前目录中的.c文件构建一个执行文件，第三行以“tab”字符开头。我确实做到了：
make all
当前目录中包含两个c文件：
-rw-rw-r-- 1 user user 43 Nov 27 11:18 test2.c
-rw-rw-r-- 1 user user 109 Nov 27 11:01 test.c
它总是
浏览 2提问于2021-11-27得票数 0
我是否可以编写一个包装器makefile，它可以将cd提升一级并在那里执行make，其中包含我给出的包装器的所有命令选项？
更详细的是：
目录project包含一个带有一些不同目标的真正的Makefile。
目录project/resources包含包装器Makefile，它应该在project中调用Makefile。
当我在project/resources目录中的shell中时，我执行
使目标
那里的Makefile只对一个目录进行光盘，然后调用
使目标
在目录project中。
这个是可能的吗？又是如何做到的？
浏览 3提问于2015-09-01得票数 0
回答已采纳
1回答
我的Makefile中有以下规则：
%.o: $(HFILES)
%.o: %.c
$(CC) $(CFLAGS) $*.c
其中HFILES包含我的项目的所有头。
问题是，当头文件按预期更改时，这不会重新生成对象文件。为什么第一行不将头添加到对象文件的先决条件中？
浏览 3提问于2016-12-03得票数 0
回答已采纳
关于makefile有一个非常奇怪的问题，请让我描述一下：
在我的项目中有两个文件，一个文件是makefile，makefile的内容如下：
context::
@echo "hello makefile"
另一个是makefile.out，makefile.out文件的内容如下：
all:
echo "hello makefile.out"
在编译项目时，我将使用make -f makefile.out替换make操作，因为我想调用make文件，但奇怪的是，当我执行make -f makefile.out时，我会在控制台上看到这样的操作：
cp
浏览 5提问于2021-05-30得票数 0
回答已采纳
为什么不建立到foo.o的链接
$ ls
foo.c foo_test.c Makefile
$ cat Makefile
.PHONY: test
test: foo_test
%_test: %_test.o foo.o
$ make
cc foo_test.c -o foo_test
浏览 0提问于2012-05-23得票数 0
回答已采纳
使用GNU，我试图解决一个类似于的问题，即让Makefile配方运行两次。但是，在我的示例中，菜谱是在.SECONDEXPANSION目标下运行的，将用不同的参数调用两次不同的运行，从而从相同的输入文件中生成不同版本的输出文件。也就是说，对于输入文件foo，这个示例Makefile应该可以通过make foo.pdf或make foo.expanded.pdf调用以生成一个.pdf文件，或者通过make all来生成两个.pdf文件：
.PHONY: all
all: foo.pdf foo.expanded.pdf
.SECONDEXPANSION:
%.expanded.pdf %.p
浏览 0提问于2018-12-24得票数 0
考虑以下makefile (和任何hi.c)：
.PHONY: analyze-%
hi: hi.c
gcc -o $@ $<
%.json: %
touch $@ # actually created by analysis-tool
analyze-%: %.json # why does this not work?
正如我在makefile中的评论所指出的那样，隐式规则不起作用：
$ make analyze-hi
make: *** No rule to make target 'analyze-hi'. Stop.
只有在将其转换为静
浏览 2提问于2020-04-13得票数 0
回答已采纳
拥有这个简单的makefile：
VPATH = include
CC := gcc
CFLAGS := -I include -Wall -pedantic
%: %.o include.o
$(CC) -o $@ $^
%.o: %.c
$(CC) $(CFLAGS) -c -o $@ $<
当我用一个程序的名称(与具有.c扩展的源名称相同)触发它时，我希望触发第一个规则(因为我只提供了一个没有扩展名的名称)和第二个规则，因为对于第一个规则，有%.o先决条件，这正是第二个规则。
将这些文件保存在pwd中：
client.c include makefile
浏览 2提问于2020-12-29得票数 1
回答已采纳
不知何故，make没有遵循makefile，而是生成了菜谱本身。将c源编译为.o的方法是：
@$(CC) $(CFLAGS) -ffreestanding -std=gnu99 -c -o $@ $< -I /usr/include/multiboot/ -nostdlib -I include
但不知何故，它改变了它：
i686-elf-gcc -Wextra -Wall -O2 -s -Wno-int-to-pointer-cast -c -o cexpand.o cexpand.c
当然，使编译器抱怨缺少几个头文件。此外，
<builtin>: update
浏览 6提问于2020-09-03得票数 0
回答已采纳
我想从名称列表中构建一组可执行文件或库。它们都是以相同的方式构建的，基本上需要两个在词法上相连的文件：
X.exe : X.o X_y.o
$(CC) -o $@ $^
在我的makefile中，我只想列出我所有的X:s，并自动构建所有的.exe。
Xs : a b c
我想让Makefile像我写的规则一样执行
a.exe : a.o a_y.o
b.exe : b.o b_y.o
c.exe : c.o c_y.o
当然，这是为了简化添加另一个X。
我的基本问题似乎是上面Xs的定义是一组名称，我需要将其分解为单独的规则。我了解模式，并尝试使用foreach文本函数，但失败了。
这可
浏览 0提问于2013-06-26得票数 1
回答已采纳
这是一个简短而简单的问题，但我似乎有一个作者的障碍：
假设我在构建程序时使用的makefile所在的目录中有一个源代码文件：
confus@confusion:~/prog$ ls
binaries includes main.c Makefile
如何让make将我的main.c的二进制文件放到binaries目录中？然后，在第二次运行时，make应该像平常一样查看二进制文件是否是最新的(并且不会再次编译它)。
我的想法是这样的：
# Makefile
.PHONY: all
SOURCES := $(wildcard *.c)
TARGETS := $(subst %.c,bina
浏览 0提问于2011-08-01得票数 1
回答已采纳
1回答
我有一个makefile，它可以很好地处理所有其他文件，但对main.cpp文件却不行。当我更改main.cpp文件时，它不会更新main.o。
下面是makefile：
CXX = g++
SRCF = main.cpp Animal.cpp
SRC = $(addprefix src/, $(SRCF))
VER = Debug
CXXFLAGS = -Wall -std=c++17
EXE = Animal
OBJF = $(subst .cpp,.o, $(SRCF))
OBJ = $(addprefix src/obj/, $(OBJF) )
#PKG = `pkg-config
浏览 0提问于2018-02-13得票数 1
回答已采纳
我一直很难弄清楚为什么Makefile没有重新编译一些C对象文件，甚至在我编辑了作为这些对象文件先决条件的头文件之后也是如此。
我怀疑我不明白如何处理多个匹配目标的情况。例如，我可以想到三个粗略的例子，按复杂性的顺序增加，这样的混乱就会出现。
案例1:琐碎
.PHONY: blah
blah:
[code to do something]
blah:
[code to do something else]
案例2:一个目标规则比另一个目标规则更具体。
a.out: source.o
source.o: source.c
[commands to build sou
浏览 2提问于2020-11-28得票数 1
我正在使用一个生成C++源文件的工具，我需要在C++项目编译中包含这些源文件。
为了使事情变得非常简单，我的一个非生成源文件main.cpp如下所示：
extern void bar();
int main(int, char**)
{
bar();
return 0;
}
我的Makefile在下面。总体结构是我们的项目中已经存在的结构，我只是添加一些部分，以生成所需的源文件bar.cpp和makefile bar.mk，这两个文件将bar.cpp添加到SRCS变量中，以便将其(我希望)包含在编译中：
SRCS := $(CURDIR)/main.cpp
########
浏览 1提问于2018-12-03得票数 0
回答已采纳
1回答
很抱歉，这件事打扰了你们，但我是个神经错乱的人，没有从旧线上找到任何匹配的东西。我希望使用make命令的第一个参数作为makefile中的一个变量的值，这样就可以不执行
制作var=arg1
我能做到
制作arg1
在makefile中，变量将是TARGET=arg1。原因很简单。在我的makefile中，我需要使用它作为
$(TARGET): $(OBJS) @echo -e "\n\n\t\t*** Compiled $(TARGET) successfully! ***\n" ; $(FL) $(LFLAGS) -o $(BUILDS_DI
浏览 1提问于2015-10-20得票数 0
回答已采纳
1回答
我有一个makefile。
我需要从src1和src2下的源文件在C:/bin/下构建一组目标。
让它们在命令中被需要，比如
${DEST_DIR}/a.o ${DEST_DIR}/b.o ${DEST_DIR}/c.o ${DEST_DIR}/d.o
在makefile的某些部分中
DEST_DIR = C:/bin
SRC_DIR1 = C:/src1
SRC_DIR2 = C:/src2
我对他们的规则如下
#rule#1
${DEST_DIR}/%.o：${SRC_DIR1}/%.c
#the command required to build the target
echo
浏览 0提问于2009-09-09得票数 0
回答已采纳
1回答
我开始做一个小项目，在C++中实现一个todo应用程序。
我编写了一个Makefile来编译我的C++文件，但是Makefile只编译main.cc，没有其他任何东西。
这是我的MakeFile
#MakeFile for Building the ToDoList App
# Compile CXX Files
CXX := g++-4.9
CXXFLAGS := -std=c++11
CXXFILES := $(wildcard src/*.cc src/lexer/*.cc)
CXXOBJECTS := $(CXXFILES:.cc=.o)
CXXHEADERS := $(wildca
浏览 1提问于2016-05-29得票数 1
回答已采纳
1回答
考虑以下makefile：
default: foo.o
clean:
rm -f fmake test_second
%.o: %.c
echo This is customized implicit rule
%.o: %.c
echo This is overriden implicit rule
make命令的输出是
echo This is overriden implicit rule
This is overriden implicit rule
这样没问题。但是，如果makefile是：
default: foo.o
clean:
rm -
浏览 4提问于2014-01-08得票数 2
回答已采纳
我有一个makefile：
.PHONY: all
all: foo.o
makefile: ;
%.inc:
echo INC
touch $@
%.o: bar.inc
echo O
touch $@
%.o:
FAIL
我希望它使用第一个%.o规则，创建bar.inc作为先决条件，然后创建foo.o。相反，它使用了最后一个规则，我得到了以下信息：
FAIL
make: FAIL: Command not found
make: *** [foo.o] Error 127
如果我将%.inc更改为bar.inc或将%.o更改为foo.o，则工
浏览 3提问于2015-03-16得票数 2
回答已采纳
所以我有一个makefile，它有一个目标依赖项，如下所示：
all: $(foreach lang, $(LANGS), $(foreach models,$(MODELS),targetName$(model).xml$(lang)))
targetName目标如下所示：
targetName%.xml%: MODEL\=% targetName.xml*
但不起作用。我知道这个错误：
make[1]: *** No rule to make target `targetNameMYMODEL.xmlen', needed by `all'. Stop.
但是，在targ
浏览 3提问于2012-06-14得票数 14
1回答
我编写了一个简单的、半泛型的Makefile来编译一个简单的C项目，但是它随机地覆盖了自己。这是调用make的输出
clang -g -O0 -march=native -Wall -Wextra -ansi -pedantic -c appley.c -o Makefile.o
clang Makefile.o -o Makefile
rm Makefile.o
Makefile:1: warning: NUL character seen; rest of line ignored
Makefile:1: *** missing separator. Stop.
这是makef
浏览 6提问于2016-01-23得票数 1
回答已采纳
我创建了以下简单的Makefile来使用.s将.o文件编译成as文件，然后使用ld链接它们
AS=as
LD=ld
ASFLAGS=-g
LDFLAGS=
targets = rpn cpuid_write cpuid_printf cpuid1 foo decode2 359
all: $(targets)
%: %.o
$(LD) $< -o $@ $(LDFLAGS)
%.o: %.s
$(AS) $< -o $@ $(ASFLAGS)
.PHONY: clean
clean:
rm -f *.o $(targe
浏览 3提问于2017-10-25得票数 3
回答已采纳
我正在尝试编写一个makefile，它应该从src/和头文件中选择
~/Linuz/src: 1.c，2.c，3.c .
~/Linuz/inc: abc.h，dyz.h
请帮助我创建一个makefile，可以在
~/Linuz/some_other_dir/Makefile
PS:试图为我的linux机器编译它。
谢谢你的建议。
浏览 5提问于2013-03-18得票数 2
回答已采纳
我正在调试以下代码：
TESTS=$(shell cat yoursourcefile)
all: $(TESTS)
%: compile_design
compile $@_tb.vhd >> log_file.log
simulate $@
我发现了一个错误：
makefile_tb.vhd >> log_file.log
好像makefile是目标
当我在%之前添加字符或更多字符时，此错误将消失：
T%: compile_design
compile $@_tb.vhd >> log_file.log
simulate $@
这是可行的，但也意味着我
浏览 3提问于2013-09-18得票数 0
我在makefile中有一个模式依赖链，它们最终应该放在一个文件中，例如：*.x -> *.y -> onefile.z。
所以我做了这样的文件：
$ touch a.x b.x
这些规则是：
%.y: %.x some-other-script
touch $@
onefile.z: %.y second-other-script
touch $@
这一规则不起作用：
$ make onefile.z
make: *** No rule to make target '%.y', needed by 'onefile.z'. S
浏览 0提问于2016-10-03得票数 5
回答已采纳
在我的制作文件里：
default: *.s
echo $(basename $<)
呼应了基名，但是
default: %.s
echo $(basename $<)
产出：
make: *** No rule to make target '%.s', needed by 'default'. Stop.
在makefile所在的目录中有smf.s文件。那么，为什么makefile不使用它作为先决条件呢？(只有像*那样的shell，但%没有)，为什么？
浏览 2提问于2020-01-18得票数 1
回答已采纳
我有一个Makefile，我用它来称呼不同的子Makefile。
我有几条规则：
全
打扫
防腐剂
回复
我已经可以使用这些规则了，它将用相同的规则调用每个子makefile。
我有几个项目，我想用这种格式生成规则：
$(PROJECT_NAME)-$(RULES)
有了这一点，我想为每个项目制定每项规则：
project1-all
project1-clean
...
project2-all
project2-clean
...
这样，我就可以为一个特定的项目(如project1-fclean )调用一个特定的规则。
我试过了：
RULES= all
浏览 19提问于2017-04-12得票数 6
回答已采纳
在我的makefile中%没有工作。
我已经在ubuntu16.04 x64上测试了makefile。
我的makefile代码是: Version 1
CC=gcc
OBJ=main.o
TARGET:=main
.PHONY: clean
all : main
# ${OBJ}:%.o:%.c
%.i : %.c
$(info Preprocess: build main.i)
${CC} -E -o $@ $<
%.s : %.i
$(info Compile: build main.s)
${CC} -S -o
浏览 1提问于2019-05-16得票数 1
回答已采纳
我正在做我的CS作业，它包含了许多单文件程序.我的工作目录如下所示：
133.c 134.c 220.c 281.c 337.c 338.c 339.c makefile
我写了一个这样的Makefile：
%: %.c
${CC} ${CFLAGS} -o $@ $^
因此，当我想为问题220编译程序时，我输入以下内容：
ibug@wsl:~ $ make 220
gcc -o 220 220.c
ibug@wsl:~ $
问题
我想编写一个clean-%规则，以便当我在shell中运行这个规则时，结果应该如下所示
ibug@wsl:~ $ make clean-133
rm -f
浏览 0提问于2018-04-02得票数 4
回答已采纳
我有一个类似于这样的项目结构：
.
├── Makefile
└── src/
├── a.c
└── b.c
src/中的每个文件都是一个独立的程序，我希望能够通过调用make [program name]来单独编译，其中[program name]对应于没有扩展名的文件名，也就是说make a应该从src/a.c编译a。但是，我希望编译的程序放在一个单独的目录bin/中，因此调用make a后的结构应该是：
.
├── bin/
│ └── a
├── Makefile
└── src/
├── a.c
└── b.c
到目前为止，我有这样一条规则：
%
浏览 1提问于2021-06-30得票数 0
回答已采纳
我是这个论坛的新手，所以我希望我做得对。
我正在从头开始为一个C项目编写一个Makefile。它在某个时候开始工作，然后我尝试对它进行了一些改进(包括单独的文件夹)，我得到了一个众所周知的错误：“无规则使目标”成为“obj/autoresFonctions.o”，这是“CUR”所需要的。或者类似的，因为它不是用英语和我翻译的。
这似乎很奇怪，因为我期望的规则是使用%.o，并且应该匹配任何一个。因此，我不认为这可能是一个错误。
下面是Makefile：
EXE=prgm
CC=gcc
SRC_DIR=src
OBJ_DIR=obj
INCLUDE_DIR=include
_FICHIERS_
浏览 2提问于2014-04-03得票数 1
回答已采纳
我有a.csv，b.csv .在my docs/csv目录中，需要将每个文件转换为json文件。
我遵循这个来编写这样一个Makefile。
SRCS = $(wildcard docs/csv/*.csv)
DESTS = $(patsubst docs/csv/%.csv, scripts/data/%.lua, $(SRCS))
all: $(DESTS)
$(DESTS): $(SRCS)
echo $@
echo $<
但是每次我运行make all时，echo $@都会像预期的那样显示每个文件，但是echo $<总是在csv文件夹中显示单个文件，名为
浏览 8提问于2013-09-30得票数 0
回答已采纳
3回答
使用GNU 3.81
我得到的错误是：
make:没有规则使目标"unittest/build/inMessages.o“成为"unittest/build/xlineunittestrunner”所需要的。停止播放。
我在makefile中编写了这样的目标：
$(BUILDDIR)/%.o: %.c
$(CC) $(INCLUDES) $(DEFINES) -c $< -o $@
如果我用% (在$(BUILDDIR)/%.o: %.c中)替换为inMessages，它就能工作。我不知道为什么%不匹配inMessages。
编辑：
我不认为问题是有一些其他规
浏览 3提问于2012-09-25得票数 0
3回答
如何使目标依赖于特定的文件名？
、、、、
我试图使用Makefile来管理项目周围的几个任务(例如，将其打包以供分发)。然而，我无法找到一种依赖于特定文件名的方法，而不是某种自动魔术。见示例：
+ $ cat Makefile
dist: ctl
echo "package it here"
+ $ tree
.
├── ctl
└── Makefile
0 directories, 2 files
+ $ make
echo "package it here"
package it here
正如你所看到的，这很好。但是当我创建文件ctl.h和ctl.c时，它就停止工
浏览 0提问于2019-02-04得票数 0
回答已采纳
我很难写Makefile，而且我是值得学习的。我想使用Makefile，因为它使构建并发，项目更统一，更容易管理。
你有什么资源可以分享吗？
例如，我正在努力思考如何将这个简单的构建脚本转换为Makefile，以便只有在修改index.html的index.src.html时才构建它。
for i in */index.src.html
do
anolis --max-depth=3 $i $(dirname $i)/index.html
done
浏览 2提问于2012-01-03得票数 2
回答已采纳
我有一个makefile，可以使用现有的%.c到%.o将C文件编译成对象文件。
但是，我希望使用这个隐式规则构建的所有.o文件也依赖于一个额外的头，foo.h。
我知道我可以添加额外的一次性规则来使单个.o文件依赖于foo.h，例如：
bar.o : foo.h
..。但是，我想将foo.h添加为从.c文件生成的所有.o文件的依赖项。
与上述类似，我尝试了以下几点：
%.o : %.c foo.h
这是：
%.o : foo.h
查看是否可以“添加”依赖项，但保留隐式规则。
它没有起作用。我当然可以将配方从隐式规则复制到我的模式规则中，如下所示：
%.o : %.c foo.h
$(C
浏览 1提问于2017-10-26得票数 1
回答已采纳
2回答
只是简单的Makefile：
a/% b/%:
@echo $@
当我这么做
开出a/a /b
不出所料：
a/a
b/b
但当我做的时候
制作a/a / b/a
看来：
a/a
对“b/a”没有什么可做的。
我怎样才能得到预期的回报？
a/a
b/a
在Linux和macOS上使用makeVersionv3.81和v3.82进行测试
浏览 0提问于2018-09-21得票数 2
我正在为一个Qt创建的项目阅读一个makefile，该项目具有以下内容：
{backend}.cpp{release\}.obj::
$(CXX) -c $(CXXFLAGS) $(INCPATH) -Forelease\ @<<
$<
<<
(上面的代码使用\t表示菜谱，用makefile编写)
规则和食谱都把我弄糊涂了。
我将从规则中的{backend}开始。显然，{release}也有同样的困惑。我假设这是对一个名为backend的特定子目录的引用。我猜..\backend\release\bar.obj会被当作合法的目标吗？但是的哪个部
浏览 0提问于2019-01-22得票数 1
回答已采纳
我有一个文件。/src/test.cpp：
#include "test.h"
void Hi() {
std::cout << "Hi, indeed..." << std::endl;
}
H位于./include文件夹中。
这是我的makefile
CC = g++
CFLAGS = -Wall
INCLUDES = -I./include
SRCS = $(shell find ./src/ -name '*.cpp')
.PHONY: clean depend
OBJS = $(SRCS:.cpp=
浏览 0提问于2016-11-14得票数 2
回答已采纳
1回答
在Makefile、列表处理和模式规则方面，我似乎遇到了一些怪癖。当我的源安装在名称包括'%‘的目录中时，它无法正确构建。我把它简化为任何人都可以运行的一个简单的测试用例。
我有以下Makefile：
INSTALL_DIR=$(shell pwd)/idir
INSTALL_TREE =
INSTALL_TREE += $(INSTALL_DIR)/dir1
INSTALL_TREE += $(INSTALL_DIR)/dir2
INSTALL_TREE += $(INSTALL_DIR)/dir3
create_tree: $(INSTALL_TREE)
$(INSTALL_
浏览 0提问于2016-09-26得票数 3
回答已采纳
扫码
添加站长 进交流群
领取专属 10元无门槛券
手把手带您无忧上云
相关资讯
热门标签
云服务器
ICP备案
对象存储
实时音视频
即时通信 IM活动推荐
腾讯云开发者
