我将u-boot配置为加载两个镜像:首先，它使用tftp加载一个FPGA位文件(top.bit)，然后使用"netboot“加载linux镜像，后者使用tftp获取image.ub。下面是我的bootcmd：
run uenvboot; tftpboot 0x4000000 192.168.0.55:top.bit; fpga loadb 0 0x4000000 0x1fcbff;
浏览 1提问于2018-04-06得票数 0
1回答
我拥有安装了基本TX子板的USRP X310。我的计划是通过10GbE与带有Win10主机的LabView一起使用。出于网络测试的目的，我已使用端口0和随附的SFP适配器通过以太网电缆将SDR连接到我的主机PC (1GbE)以太网接口。以太网适配器被配置为使用静态IP 192.168.10.1。此外，我已经安装了超高清(uhd_3.15.0.0-release_Winx64_VS2017.exe)。但是，当设备连接并通电时，我既无法ping 198.168.10.2，也无法检测到它正在运行uhd_find_devices.exe。我还启动了最近更新的NI-USRP配置实用程序，但它也无法检测S
浏览 7提问于2020-06-10得票数 1
1回答
我需要从连接到以太网交换机的设备(FPGA板)捕获数据。从交换机上，我连接了我的笔记本电脑，其中有wireshark来捕获数据。使用上面的设置，我无法在wireshark中看到数据包，但如果我直接将FPGA连接到笔记本电脑，而不使用交换机，我可以在wireshark中捕获数据。在这件事上请帮帮我
浏览 4提问于2014-09-09得票数 1
我的目标是在我的FPGA上实现火箭芯片核心，作为一个更大项目的一个模块。如果是，是否需要做一些进一步的修改？或者我对Github上演示的常规流程很满意？
谢谢。
浏览 35提问于2019-11-04得票数 1
1回答
我想使用镜像中的数据启动一些BRAMs (我正在使用Xilinx FPGA和ISE)。它必然是通过coe文件实现的，但是如何实现呢？
浏览 2提问于2011-09-05得票数 0
回答已采纳
1回答
我正在和Yocto一起为FPGA构建Xilinx镜像。我对Yocto有些陌生。其中一个食谱失败了。从输出中我找不出是哪一个。不幸的是，我不能粘贴日志。
浏览 6提问于2017-11-17得票数 0
1回答
我正面临着一个问题:需要创建一个简单的防火墙来直接在FPGA上删除不需要的数据包。基本上，我们的想法是拥有一个带有规则的共享表。此表旨在从FPGA访问，以检查是否传递数据包，它由来自用户空间的应用程序填充。 我听说过可以处理数据包处理的DPDK项目。但是我找不到任何关于如何让它在FPGA上工作的信息。有可能吗？
浏览 40提问于2020-07-13得票数 0
3回答
FPGA和CPLD是如何做到这一点的。由于固件存储在外部闪存中，FPGA映像是否只是写入其外部闪存，然后重新启动？但是，如果新文件损坏或更新时连接被删除，会发生什么情况呢？对于CPLD：其他想法：请注意，我假设FPGA或CPLD在电路板上是单独的
浏览 5提问于2018-04-29得票数 3
我的档案看上去像这样 cd fpgas/$(@)/build && $(MAKE) cd fpgas/$(@)/build && $(MAKE) cd fpgas/$(
浏览 4提问于2017-11-17得票数 0
回答已采纳
1回答
Bash循环并行化和迭代
、、、
目标如下:我总共有40个FPGA。10个FPGA连接到一个程序员，也就是说，我有4个程序员来闪存所有40个FPGA。FPGA只能在每个程序员上连续编程。
programm
浏览 0提问于2019-02-14得票数 1
回答已采纳
1回答
自定义类指针的排序向量
、、、
我有vector<FPGA*> current_generation_，我想使用sort_members函数按FPGA成员fitness_进行排序。适用的守则如下： return (fpga_first->fitness()< fpga_second->fitness());fpga<
浏览 2提问于2015-06-22得票数 0
回答已采纳
1回答
例如：
$(foreach fpga, $($(NE_NAME)_$(DWDM_SUFFIX)_FPGA),ln -s $($(fpga)) $(PKG)/$(fpga);)
浏览 1提问于2011-06-20得票数 0
1回答
这是添加到socfpga.dtsi中节点soc的元素： base_fpga_region: base-fpga-region { fpga-bridges = <&fpga_bridge0>, <&fpga_bridge1>,管理器和桥
浏览 64提问于2020-11-09得票数 1
2回答
;Net fpga_0_Ethernet_MAC_PHY_dv_pin= LVCMOS25;Net fpga_0= LVCMOS25;
Net fpga_0_Ethernet_MAC_PHY_tx
浏览 2提问于2013-06-10得票数 0
/FPGA_memory/ROM_FPGA.v:1)警告:文本的宽度为8位，但值需要12位。(../FPGA_memory/ROM_FPGA.v:1)警告:文本的宽度为8位
浏览 7提问于2020-10-04得票数 0
2回答
我试图用iCE40单片机编写一个stm32F4超级FPGA程序，并试图弄清楚如何将配置文件加载到微控制器上，以便通过SPI将配置文件发送给FPGA进行编程。所有其他的时间来源于FPGA的编程行会。(FPGA_SS_GPIO_Port,FPGA_SS_Pin, GPIO_PIN_RESET); HAL_GPIO_WritePin(FPGA_Config_GPIO_Port, FPGA_Config_Pin, GPIO_PIN_S
浏览 4提问于2019-09-10得票数 1
回答已采纳
2回答
cp命令在Make文件中出现错误
、、、、
.**** for fpga in $(LIST_A); do\ for disFpga in $(LIST_B); do\ echo "SigningFile $$fpga";\
浏览 0提问于2011-06-21得票数 0
1回答
出于某种原因，我只能远程控制包含FPGA的服务器(Intel Arria 10 GX FPGA)。但是当我使用Intel OpenCL中的命令来查找驱动程序时，我无法找到可以使用的FPGA设备。命令如下：aocl diagnose输出结果：
后来，我使用hardinfo检查FPGA是否包括在内，但不幸的是，没有有用的信息。唯一与FPGA相关的是，我在我的服务器下找到了两个关于fpga的文件(Ubuntu16.04)。由于我是第一次使用FPGA，我不知道这个文件代表什么。
浏览 14提问于2021-12-07得票数 1
回答已采纳
1回答
我正在做FPGA项目，现在只有一个问题。
当更新FPGA板上的位流时，会自动复位FPGA内部的所有触发器吗？使用Vivado设计FPGA时，有一个重置外部端口，用户必须切换该端口才能重置FPGA。如果一个初始的FPGA编程过程自动复位所有触发器，为什么我们还需要一个外部复位端口？
浏览 48提问于2018-08-13得票数 1
2回答
=LVCMOS25;Net fpga_0_DIP_Switches_4Bit_GPIO_IO_pin<0> IOSTANDARD = SSTL15_II;Net fpga<5> IOSTANDARD = SSTL15_II;
N
浏览 0提问于2013-06-10得票数 1
云服务器
ICP备案
对象存储
腾讯会议
云直播
腾讯云开发者
