日本又一项技术曝光！碳化硅性能提升2倍，成本下降50％以上

前段时间，日本京都大学公布了一种新的SiC MOSFET技术。据“三代半风向”了解，通过解决SiC-MOSFET的热氧化问题，这项技术能够将SiC性能提升10倍，而SiC功率器件的成本可以降低至传统方法的30%-50%。甚至还可以不采用具有剧毒的一氧化氮，相关成本可以再进一步降低。

同时，这项技术非常适合6英寸或300mm SiC晶圆，一次可以批量处理一百几十片晶圆，“如果制造商采用这种方法，1-2年内就可以实现批量生产”。

技术背景：

SiC热氧化缺陷增加100倍！

困扰产业30年？

30年来，碳化硅功率半导体行业取得了长足进步，但在降低缺陷方面依旧面临重大挑战。其中一个最大的问题是——SiC MOSFET中SiC与氧化膜（SiO2）之间的界面处存在大量缺陷。

通常，为了在表面形成SiO2膜，SiC-MOSFET在制造时，SiC会被热氧化。但这是传统硅基MOSFET的制作方法，硅晶圆可产出非常高质量的SiO2膜。但是通过热氧化，SiC不仅无法获得高质量的SiO2膜，反而更为严重的是，SiC 与SiO2之间的界面缺陷比Si与SiO2之间多了100倍。

正是由于存在这么大的缺陷，SiC的电子迁移率才会变小，从而电阻变高，因此就不能实现SiC该有的高性能。

图1：在Si-MOSFET/SiC-MOSFET中形成氧化膜的方法。SiC-MOSFET在形成氧化膜后，采用剧毒一氧化氮进行处理，其缺陷会稍微降低一点点。

图2：在SiC-MOSFET中，在SiC与氧化物膜之间的界面处存在许多缺陷，这限制了SiC-MOSFET的性能。

新方法：

SiC性能提高10倍，

成本下降一半以上

针对这一现象，京都大学认为，SiC热氧化往往会使界面出现残留碳，从而导致产生缺陷，所以业界需要一种新的不产生残留碳的氧化膜制作方法。

图3：碳残留导致界面处形成缺陷。

京都大学公布的新方法是这样的——

首先，在SiC晶圆的表面上沉积一层20-30nm的硅薄膜，然后在750°C的低温下进行氧化，从而可将硅薄膜转换为SiO2薄膜（40-50 nm）。

由于硅的氧化起始温度为700℃，SiC的氧化起始温度为900℃，因此750℃仅氧化硅薄膜而会氧化SiC。

其次，氧化后，需要在界面处引入氮原子来实现高质量。通常，在SiC-MOSFET的批量生产中，需要使用有剧毒的一氧化氮来对界面进行氮化，但这样的话，SiC会被一氧化氮中的氧原子所氧化，从而产生新的缺陷。因此，需要避免使用一氧化氮。为此，京都大学通过在高温N2气体中进行热处理来提高界面质量。

图4：京都大学的新方法。

图5：高质量SiC /SiO2界面

据介绍，这种新方法能够将缺陷密度从传统的1.3 x 1011cm-2减少到了1.2 x 1010cm-2约将至十分之一。由于缺陷的数量与性能成正比，这意味着SiC的性能提高了10倍。此外，SiO2膜的绝缘性极好，其介电击穿强度达到10MV/cm，与传统Si-MOSFET氧化膜相同。而且耐电压应力性和可靠性也得到了改善。

图6：传统方法与新方法的界面缺陷密度对比。

图7：SiO 2膜的绝缘性和耐电压应力性良好。

由于界面缺陷减少到十分之一，SiC-MOSFET（600V-1200V）的导通电阻可减小到只有几分之一。也就是说，更小的芯片尺寸（1/2、1/3）可以实现相同的额定电流，从而降低了几分之一的成本。

京都大学负责人说：“SiC功率器件的挑战之一是它们很昂贵，而我们的新方法可以将成本降低到只有传统方法的一半或三分之一。”

由于不采用一氧化氮，相关成本还可以进一步下降。因为一氧化氮具有剧毒，通常要购买一氧化氮、处理废气、安装安全设备，以及进行维护，这些都需要花费大量金钱。而且使用剧毒的一氧化氮不仅危险，还会增加安装和维护废气处理设备以及检测警报的成本。

图8：不采用一氧化氮可降低成本。

另外，采用这种新技术，即使将沟道长度乘以几倍，并将栅极氧化膜乘以几倍，也可以将导通电阻抑制到相同水平，从而可靠性可以得到提高。

图9：界面缺陷减少至1/10。

还有，采用这种新方法的另一个好处是，不需要任何特殊设备或昂贵的原材料，因此易于导入到生产线中。

京都大学负责人认为，在6英寸或300mm SiC晶圆上沉积硅薄膜会很好，也不用太担心时间，它可以批量处理一百几十片晶圆。

目前，京都大学尚无具体计划采用这种新方法来批量生产SiC-MOSFET，但“如果有制造商采用这种方法，1-2年内就可以实现批量生产。

再次升级：

SiC-MOSFET性能提高2倍，

成本降低30%

在公布上述新方法不久后，京都大学又将它进行升级，从而可以将n型SiC-MOSFET的性能提升2倍，同时将器件成本降低30%。

新升级的方法步骤如下：

1.在形成氧化膜之前，通过氢蚀刻去除残留在SiC晶圆表面的缺陷。

2.在没有热氧化的情况下，通过CVD（化学气相沉积）方法将SiO2沉积在SiC晶圆上以形成氧化膜。

3.用氮气氮化界面

简而言之，京都大学之前的方法仅使用第2点和第3点，这次升级的方法增加了第1点。

据介绍，使用这种升级方法后，SiC界面缺陷密度可从1.3 x 1011cm-2下降至2.5 x 1010cm-2，约减少至五分之一。

虽然第一种方法可将界面缺陷密度降低至1.2 x 1010cm-2，但京都大学负责人认为，与2.5 x 1010cm-2差别不大，无论是第一个方法，还是升级方法，与过去相比，SiC的缺陷密度都已大大减少。

图10：使用升级方法，界面缺陷密度降低到传统方法的五分之一。

此外，升级方法可以将n型性能提高两倍，将p型性能提高1.5倍。具体来说，n型沟道迁移率从40cm22/Vs提高至85cm2/Vs，并且p型沟道迁移率从11cm2/Vs提高至16cm2/Vs。所以，以600V或1200V的SiC-MOSFET为例，其导通电阻可降低25％-35％。换句话说就是，65％-75％的芯片尺寸就可以达到相同的额定电流，从而可以将器件成本降低约30％。

图11：n型SiC-MOSFET和p型SiC-MOSFET的性能得到改进。

据介绍，在器件可靠性评估中，证实氧化膜的介电击穿为10MV / cm，在正电压施加测试和负电压施加测试中，与常规情况相比，采用升级方法后的电压偏移量被明显抑制。

图12：电压偏移量被明显抑制。