3D 硅光芯片

这一篇笔记主要分享一篇硅光的文献进展，个人觉得很有意思，High-Density Wafer-Scale 3-D Silicon-Photonic Integrated Circuits。该工作由加州Davis分校研究小组完成，他们实现了基于3-D光芯片的LIDAR系统。关于LIDAR, 感兴趣的读友可以参看这篇笔记 光学相控阵列， 这里不做赘述。

集成光路(以下简称PIC)与集成电路(以下简称EIC)类似，都是在二维平面内做文章。为了进一步提高器件的集成度，人们提出了3D EIC的概念。制备多层EIC, 不同层之间通过TSV连接，实现信号的传递。基于3D EIC的NAND存储器已经广泛使用， 其结构示意图如下。传统的2D EIC可能是一栋小别墅，而3D EIC就是一栋摩天大楼。

（图片来自 https://semiengineering.com/nand-market-hits-speed-bump/）

3D PIC的概念是类似的，制备多层PIC，通过特定的器件使得不同层之间互联。加州Davis分校研究组所提出的基于硅光的3D PIC，整体结构如下，

（图片来自文献1）

右图中的小方格是一个结构单元，每个cell由两层硅光PIC芯片和一层EIC芯片构成。这三个芯片放置在基于SiN光波导系统的垫片(interposer)上。最上层的PIC由光栅阵列构成，中间一层的PIC主要包含分光器（光芯片中的分束器）和相位调制器。

更详细的芯片结构如下图所示，

（图片来自文献1）

文献1着重介绍了如何实现不同层之间的互联。其中， 底部SiN interposer层通过3D激光直写波导与中间层PIC相连， 中间层PIC和最顶层PIC通过一个U型的耦合器相连。外部激光信号首先经过SiN interposer分路，然后借助于这些不同层之间的互联器件，信号依次耦合到中间层PIC、最上层PIC, 直到最终从顶层PIC出射。

U行耦合器的结构示意图如下，

（图片来自文献1）

整个器件的仿真损耗是1.3dB, 实际测试结果是8.4dB，相差较大。主要问题是45度反射器与竖直方向的波导中心偏差。U行耦合器的加工较为复杂，首先利用湿刻的方法制备45°反射器(第二层PIC)，经过CMP后，将PIC倒置在interposer上，对SiO2进行刻蚀，形成竖直的孔洞，进一步在孔洞中生长a-Si, 最后再将制备好的单晶硅层放置在第二层PIC上，经过刻蚀，形成顶层PIC。整个加工流程如下图所示，

另一个重要的互联器件基于激光直写波导，与光学引线键合技术 (photonic wire bonding)类似，示意图如下，

（图片来自文献1）

研究人员在40微米厚的SiO2包覆层中加工出3D的S型波导。将S型波导与SiN基片进行耦合，实验测得的插损是2.8dB。主要损耗来源于两个芯片间的空气隙。

该文献没有给出整个3D PIC最终的工作性能，仅贴出了芯片的结构图，如下图所示，

（图片来自文献1）

期待整个3D LIDAR系统进一步的实验结果。

几点看法：

1. 目前2D 硅光芯片的集成度其实还没有那么高，对器件密度提高的需求不是主要矛盾。虽然3D PIC的想法很好，有很好的前瞻性，但从应用需求和加工难度来看，还是实用性不够强。LIDAR系统所需的光器件较多，是一个比较好的应用领域。
2. 3D PIC的加工比较复杂，良率是一个很大的问题。
3. 3D PIC的性能如何，还有待进一步的报道。但目前不同PIC层互联的损耗还是太大，很大一部分能量都损耗了。虽然器件密度提高了，但是信号损失了一大半，得不偿失。
4. 当务之急还是提高2D PIC的性能，唯有2D PIC性能达到极致，人们不得不通过增加维度来提高性能，3D PIC才会有较快的发展。
5. PIC如何与EIC集成？后续做一下整理。

文章中如果有任何错误和不严谨之处，还望大家不吝指出，欢迎大家留言讨论。

参考文献：

1. Y. Zhang, et.al. , High-Density Wafer-Scale 3-D Silicon-Photonic Integrated Circuits