VPX 多通道 10GSPS 采集：多片 AD9213 同步 ADC 模拟指标实测与工程难点

一、项目背景

在宽带雷达接收、射频直采测试系统中，经常需要多通道同步高速采集，不仅要看采样率、带宽这些纸面参数，通道之间的同步一致性、隔离、动态指标直接决定后期波束合成、相参处理效果。

本项目基于标准 6U VPX 硬件平台，采用 4 片高速射频 ADC 做同步采集，单芯片采样率最高 10.25GSPS，模拟输入带宽 6.5GHz；搭配一片 UltraScale + 系列 FPGA 作为 JESD204C 接收端，完成数据接收、重组与本地缓存；另外搭载一颗 Zynq SoC 作为板级管理单元，负责板卡电源监控、配置、调试接口管理。

项目约束：

1. 多片 ADC 必须严格相参同步，多次上电重启之后相位、幅度偏差需要保持稳定；
2. 工作温区‑40℃~+85℃，支持导冷 / 风冷两种散热模式；
3. 原始采样数据可以通过背板高速接口或者光口对外输出；
4. 需要一套可复现的测试方法，用来标定信噪比、通道一致性、通道隔离度。

硬件架构简要说明： 板载低抖动时钟芯片，统一为 4 片 ADC 提供采样时钟与 SYSREF 同步信号；ADC 输出 JESD204C 高速串行数据流送入 FPGA；FPGA 内部完成链路同步、数据解帧重组，可通过 ILA 抓取原始采样数据导出 CSV，再通过 MATLAB、WaveVision 做频谱与时域分析。Zynq 管理单元负责板卡上电、电源状态读取、调试串口与网口交互。

二、关键模拟指标的测试方案设计

很多工程师调试高速 ADC 只看链路能否 lock，忽略模拟指标标定。而多通道相参系统，必须搭建射频测试平台，把信噪比、相位 / 幅度一致性、通道隔离度做量化测试。下面介绍本项目实际落地的测试方法。

2.1 信噪比 SNR / SFDR 测试

测试目的：评估单通道采集的噪声基底与无杂散动态范围。

测试平台组成：射频信号源、带通滤波器、待测采集板卡、直流稳压电源。

1. 信号源输出 1GHz 连续正弦 CW 信号，经过带通滤波器滤除信号源谐波杂散，接入 ADC 其中一路射频输入；
2. 设置 ADC 采样率 10.25GSPS；FPGA JESD204C 链路完成同步锁定；
3. Vivado ILA 抓取原始采样数据，导出 CSV 格式；
4. 使用数据分析工具对采样序列做 FFT，计算 SNR、SFDR、ENOB 有效位数。

工程注意点：

1. 信号源谐波指标会直接污染测试结果，必须增加外部带通滤波器，不能直接把信号源输出直连 ADC 输入；
2. 输入幅度需要控制在合适区间，不能过驱动饱和，也不能输入电平过低被噪声淹没；
3. 导出的原始采样数据要做拼接重组，不能直接用 ILA 原始杂乱序列做 FFT，否则频谱结果完全失真。

室温实测指标（1GHz 输入，10.25GSPS）

本次实测条件：输入 1GHz，采样率 10.25GSPS，测得 SNR 约 52dBc，SFDR 约 68dBFS，有效位约 8bit，与器件 datasheet 典型水平基本吻合。

2.2 多通道相位一致性、幅度一致性测试

这是多通道相参系统最容易踩坑的点：单次上电相位达标，多次上电重启相位漂移，会直接导致波束合成性能恶化，所以测试不能只测一遍，需要多次上电复现验证。

测试平台：射频信号源、带通滤波器、1 分 4 功分器、射频线缆、待测板卡。

1. 信号源输出 1GHz CW 信号，经过带通滤波器，送入一分四功分器；四路输出使用尽量等长射频线缆，分别接入四路 ADC 射频输入；
2. 板载时钟芯片输出同源采样时钟与 SYSREF，使用 Averaged SYSREF 同步模式，完成 4 片 ADC 同步初始化；
3. FPGA 抓取四路原始采样波形导出，MATLAB 做时域分析；以第 1 通道作为参考，计算其余通道相对的相位差、幅度差；
4. 重复断电‑上电‑链路同步流程，连续多次测试，评估上电重复性。

相位一致性：

幅度一致性：

连续 10 次上电重复测试统计结果

项目 实测范围 设计指标

通道间相位差 最大 0.22° ≤1°

通道间幅度差 最大 0.266dBc ≤1dBc

• 相位差：各通道相对参考通道相位差均小于 0.22°，满足≤1° 设计目标；
• 幅度差：通道之间最大幅度差约 0.266dBc，满足≤1dBc 指标；
• 现象观察：每次上电相位存在微小随机漂移，但整体偏差区间稳定，没有出现跳变。

工程踩坑记录：

1. 一开始测试相位波动偏大，排查发现 SYSREF 信号质量、时钟抖动是关键；仅仅硬件同源时钟不够，SYSREF 时序参数必须同时满足 ADC 和 FPGA 两边器件要求；
2. 一分四功分器本身相位幅度偏差、四根射频电缆的长度差，会叠加到测试结果中，属于系统测试误差，评估指标时需要把这部分误差扣除；
3. 如果不使用 Averaged‑SYSREF 模式，每次上电相位漂移会明显变大，不适合相参采集场景。

2.3 通道隔离度（串扰）测试

测试目的：评估一路输入大功率射频信号，对其余闲置通道的泄漏串扰水平。

测试方法：

1. 信号输出 1GHz CW 信号，接入其中一路 ADC 输入；其余三路 ADC 输入端接 50Ω 匹配负载；
2. FPGA 同时采集全部四路 ADC 数据；分别对四路数据做 FFT；
3. 读取激励通道载波功率，读取其余通道同一频点泄漏功率，计算串扰 dBc；
4. 轮换激励通道，得到完整 4×4 通道隔离矩阵。

通道之间隔离度普遍大于 87dBc，大部分通道＞90dBc，满足≥90dBc 的设计指标要求。

>

> 工程经验：

> 通道隔离度不仅取决于 ADC 芯片本身，PCB 射频布局、模拟地分割、电源噪声、邻近射频走线耦合，都会拉低隔离指标。调试阶段如果隔离度不达标，优先检查射频走线间距、电源 PDN 噪声、模拟数字地处理。

3 硬件设计层面影响模拟指标的关键要点

结合本次调试经验，整理 4 点高速多片 ADC 设计重点，很多问题不是 FPGA 逻辑问题，而是硬件细节带来：

1. **时钟与 SYSREF 质量是多片同步第一优先级**

多片 ADC 相参同步，不仅仅是时钟同源，SYSREF 的抖动、边沿质量、时序窗口都很关键。本方案采用专用低抖动时钟芯片统一分配采样时钟与 SYSREF。PCB 布线时时钟差分走线做阻抗控制，远离开关电源电感等噪声源。如果 SYSREF 信号质量差，现象就是单次上电相位正常，多次上电相位随机漂移。

2. **ADC 电源域 PDN 设计**

该型号 ADC 有多组模拟、数字电源轨，模拟电源对噪声高度敏感，电源纹波会直接恶化 SNR 指标。设计上每个电源引脚就近放置高频去耦电容，模拟电源与数字电源分区布局，避免开关电源噪声耦合进入模拟部分。

3. **射频输入链路**

射频输入通路阻抗严格 50Ω 控制；输入链路尽量缩短；不同通道射频走线之间保持足够间距，降低板上串扰，直接影响通道隔离度。

4. **JESD204C 链路参数配置**

FPGA 端 JESD204C IP 的 RBD 缓冲深度、SYSREF 模式，需要和 ADC 寄存器配置严格匹配。链路物理层无误码不等于同步时序正确，需要结合多次上电一致性测试，验证确定性延迟效果，不能只看链路 lock 信号就判定同步正常。

4 测试流程中容易踩的坑复盘

1. 直接使用信号源输出不加滤波器，谐波杂散进入 ADC，测出 SNR、SFDR 结果比真实硬件差；

2. 相位一致性只测一次上电，没有做多次上电重复性测试，实验室调试合格，整机反复上电出现相位跳变；

3. ILA 直接导出原始数据，没有做 ADC 采样数据重组，直接 FFT，得到错误频谱；

4. 忽略测试附件引入误差：功分器、射频线缆本身存在相位、幅度偏差，需要在结果评估时予以扣除；

5. 只关注 JESD 链路是否锁定，不去标定模拟动态指标，后期做相参信号处理才发现通道一致性不达标。

5 本方案存在的局限

1. 本测试是室温条件下完成，高低温环境下相位、幅度会存在温漂，如果用于机载雷达相参处理，整机还需要补充高低温下一致性标定，必要时增加通道校准补偿逻辑；

2. 测试依赖外部射频仪器，在整机集成之后，板卡自身无法完成全部自测试；后期项目可以考虑增加板载校准信号源，实现板载自标定；

3. JESD204C 多片同步调试门槛较高，时钟芯片、FPGA IP、ADC 寄存器三方参数必须对齐，排错周期较长。

6 总结

对于多通道相参高速采集硬件，**链路通仅仅是基础，模拟动态指标、多次上电的通道一致性，才是决定雷达、波束合成类应用实际性能的核心**。

硬件设计上要重点把控时钟抖动、电源 PDN、射频布局；测试上不能只做一遍，需要多次上电复现，区分芯片本身性能、PCB 引入误差、测试工装引入误差，才能得到真实可信的硬件指标。在项目方案评估阶段，需要把相位一致性、幅度一致性、通道隔离度纳入必测项，而不是只参考芯片 datasheet 典型参数。