基于 FPGA 的数字信号光电转换板卡设计

作 者：孙志成

公 司：中国电子科技集团公司第八研究所 宇航光纤互连安徽省重点实验室

摘 要：近年来，随着光通信在工业上以及安防监控领域的应用逐渐扩大普及，各种数字信号转换成光信号传输的需求也应运而生。本文阐述了一种 RS232 信号、RS422 信号等串行信号与 10M/100M/1000M自适应的以太网信号通过以 FPGA为核心处理器件打包后，驱动光传输模块，将数字电信号转换为光信号传输的电路板卡设计。该设计使得数字信号在不使用中继器的情况下，大幅增加传输通信距离，同时降低了串行信号及以太网信号在传输过程中的误码率，提高了数字信号传输的可靠性。

关键词：RS232 信号；RS422 信号；以太网信号；FPGA；光电转换

一、引言

在工业应用以及安防监控应用中，经常需要将各类串行信号以及以太网信号传输至远端。采用电信号传输方案设计，在无中继器的情况下，受限于远距离压降及电磁干扰等影响，实际应用中的可靠通信距离一般在几米至一百米左右。而将电信号转换为光信号传输时，在同样不使用中继器的情况下，可靠通信距离可以扩展至30km以上。因此，本文提出一种将RS232信号、RS422信号等串行信号与10M/100M/1000M自适应的以太网信号打包后转换成光信号传输的光电转换板卡设计。

该板卡需要成对使用，能够实现RS232信号、RS422信号、10M/100M/1000M自适应以太网信号的双向通信功能。具体来说，可以将上述3种电信号串行化之后转换成光信号发送到远端。同时，将远端传送来的光信号还原成电信号，经解串后进一步还原成上述3种电信号送至相应端口。光电转换板卡之间双向通信网络架构图如图1所示。

图1  两块光电转换板卡双向通信网络架构图

二、光电转换板卡架构设计

1、设计原理

光电转换板卡的工作原理框图如图2所示。终端传来的RS232信号、RS422信号通过各自的接口芯片转换为标准的TTL信号。由于TTL信号电平为5V，而FPGA可接收的最高电平信号为3.3V，可以通过一块电平转换芯片，将TTL信号转换为3.3V的LVTTL信号并送入FPGA的TX/RX接口。

10M/100M/1000M自适应以太网信号经隔离变压器滤波处理后，送入PHY芯片，该芯片可以将以太网物理层的4对差分信号转换为2.5V标准的数字信号，与FPGA内MAC核以RGMII接口形式建立连接。另外PHY通过时钟引脚输出时钟信号，可以与FPGA建立时钟同步。

上述3.3V标准的LVTTL信号，10M/100M/1000M自适应以太网信号经PHY芯片编码后的数字信号送入FPGA之后，经FIFO缓存，进行8B/10B编码，再经过SERDES电路，转换成串行信号，由FPGA通过高速串行接口（GTX）驱动光模块，将该串行信号转化为光信号发送至远端。反之，接收到远端发来的光信号后，经光电转换，信号放大后，传入本地端FPGA，经SERDES电路解串后进行8B/10B解码。解码后的信号再经FIFO缓存送至各种信号接口芯片，由接口芯片还原成RS232信号、RS422信号及10M/100M/1000M自适应以太网信号。

图2  工作原理框图

2、参数设计

在FPGA信号处理过程中，首先对10M/100M/1000M自适应以太网信号、RS232信号、RS422信号转换成的数字电平信号分别进行采样。

对于以太网信号而言，使用125MHz时钟频率对其采样。10M/100M/1000M自适应以太网信号经过以太网PHY芯片转换后，形成8路2.5V标准的LVTTL信号，可以分别被125MHz时钟采样，形成8路125M串行数据流。同时，由于以太网信号被分开采样，还需要1路同步时钟信号，用于标记各串行流之间的时间信息，以便于在接收端还原信号。因此还需要1路同步时钟信号的125M串行数据流。因此，以太网信号经采样后每秒数据量为D1=（8+1）×125M=1125Mbits，如图3所示。

图3  以太网信号产生的串行数据流

本设计中实现的RS232信号及RS422信号速率为115200bps。当采样速率为通信速率的N倍时，信号波形失真度仅有1/N。考虑到时钟信号的统一，可以选择与以太网信号一样的125MHz的采样速率。因此，RS232信号、RS422信号共2路信号经采样后每秒数据量为D2=2×125M=250Mbits，如图4所示。

图4  RS232、RS422信号经采样后形成125M数据流

综上所述，经FPGA内部125M时钟采样后的总数据量为D=D1+D2=1125+250=1375Mbits。

由设计原理可知，FPGA对信号进行采样之后还需进行编码工作。编码环节采用的是8B/10B编码[1]。该编码会拓展数据量，带宽开销提高到原来的1.25倍。因此，每秒待发送的数据量进一步扩展为D’=D×1.25=1718.75Mbits。为了满足通信数据量的要求，选择光模块的通信速率应大于1718.75Mbps，本设计中选择传输速率为2.5Gbps的光模块，可以满足上述通信带宽的要求。

三、光电转换板卡硬件设计

根据光电转换板卡的功能需求，电路设计主要包含电源设计、RS232接口电路设计、RS422接口电路设计、以太网接口电路设计以及FPGA处理器与光模块驱动电路设计。

1、电源设计

由于RS232接口芯片、RS422接口芯片为3.3V供电，以太网信号为2.5V供电，FPGA的内部使用1.0V、1.1V、1.8V供电，高速串行信号电压为1.2V。MAC4644电源模组，是一款支持3V~16V宽电压输入四路输出降压电源模块。每路可在宽输入电压范围内实现最高5A的输出电流，其输出电压调节范围从0.6V~5.5V，该电压值可以通过单个电阻进行设置。因此使用两块MAC4644电源模组可配置多通道同时输出上述各规格电压。电源电路设计如图5所示。

图5  电源电路设计图

2、RS232接口电路设计

RS232信号进入数字板卡后需要先转换成TTL信号。SM3232AE型RS232信号收发芯片内部由两个发送器和两个接收器组成，最大传输速率为120kbps，发送器的功能是将TTL/CMOS信号转化为与其反相的RS232信号，接收器的功能是将RS232信号转化为与其反相的TTL/CMOS信号[2]。RS232接口电路设计如图6所示：

图6  RS232接口电路设计图

3、RS422接口电路设计

RS422信号进入数字板卡后也需要先转换成TTL信号。SM490ESA型RS422信号收发芯片芯片内部有驱动和接收两个模块，可以实现全双工传输，最大传输速率为2.5Mbps，主要用于与外部串行接口进行数据的传输，它将外部的逻辑信号通过驱动器转化为差分信号，再由接收器中的比较器将接收的差分信号耦合到比较器的输入端，利用比较器将差分信号转换为单端的逻辑电平信号。RS422接口电路设计如图7所示：

图7  RS422接口电路设计图

4、以太网接口电路设计

以太网信号进入数字板卡后先需要经过网络变压器对信号进行隔离。LT1606-A型网络变压器支持10/100/1000M信号自适应。

网络控制芯片（PHY芯片）采用的是KD3002以太网收发器，该收发器是一款适用于10BASE-T、100BASE-TX以及1000BASE-T的物理层芯片，支持10M/100M/1000M信号自适应。KD3002芯片支持GMII/MII、RGMII、SGMII、TBI和RTBI，用于与MAC芯片或SWITCH转接端口直连[3]。以太网接口电路设计如图8所示：

图8  以太网接口电路设计图

5、FPGA处理器与光模块驱动电路设计

上述RS232、RS422信号及以太网信号进入控制器之后，需经采样、编码、并串转换后送入高速信号驱动电路，从而驱动光模块输出信号。SMQ7K325TFFG900IP型FPGA芯片内置数据串/并转换器，以及GTX收发器。GTX可支持500Mb/s到10.3125Gb/s的线速率[4]，可以直接与后级光电调制/解调电路进行信号传送，无需额外的信号处理或电平转换。

图9  FPGA信号处理流程图

FPGA处理器与光模块驱动电路设计图如图10所示：

图10  FPGA处理器与光模块驱动电路设计图

四、光电转换板卡软件设计

在搭建链路时，使用1根光缆连接2套光电转换板卡（分别记为A端和B端），2套板卡之间可以进行全双工数据透明传输。其中A板卡接收到上位终端发送来的RS232、RS422及以太网信号后，经接口芯片转换为低压TTL信号送入FPGA，数据经采样、编码、并串转换后送至光模块进行电光转换。B板卡中光模块接收到光信号后，将光信号转换为电信号，并送入FPGA处理，电信号数据经串并转换、解码后，输出低压TTL电平信号，经B端接口芯片还原为RS232、RS422及以太网信号，并送入下位终端。

图11  各信号传输处理示意图

FPGA软件包括数据采样，数据编码，并串串并转换和高速数据收发四个构件，组成框图如表1所示。软件结构组成与功能分配如图12所示。

表1  软件结构组成与功能表

图12  软件构件组成框图

五、总结

本文通过对数字信号光传输应用及优势的分析，详细阐述一种基于FPGA的RS232、RS422等串行信号及以太网信号的光电转换电路的架构设计，硬件设计及软件需求和结构设计，该设计简化了传统数字信号通信的架构，降低了传输误码率，提升了通信距离和可靠性。

参考文献：

张平.基于FPGA的高速8B/10B编解码电路设计 中国知网，2016年6月

李丽贞.SM3232型RS-232 信号收发器产品用户手册，2020年4月

张洪硕.KD3002 GHY芯片数据手册V1.2，2020年5月