一场没有边界的硅片战争，致敬我们这个时代！

「 高墙 」

在1月19号的讲座里，我谈到了IBM POWER系列处理器。从2002年的POWER4到2017年的POWER9，尽管芯片的面积扩大了一倍，但集成的晶体管数量却增加了40多倍。这是由于半导体工艺节点不断升级，从180nm到14nm，我们有能力把越来越多的晶体管集成起来。

不过，当我们欣喜现在的成就，沉浸在对未来更高期待的时候，工程师们正被一堵墙挡住了去路。这堵被称作“功耗和散热”的墙，使得我们不能随意开启设计里的所有模块，让芯片全速运行。因此，我们不得不引入复杂的功耗管理模块，好让这堵墙始终和我们有一定距离。

根据一些数据和记录，我们发现在20/16/14nm的工艺下，一块芯片大致有三分之一的面积，因为某些需要处于关闭状态。而这种情况在未来的5nm节点上，可能将超过80%[1]。尽管在实际的产品里，我们可能不会得到如此悲观的结果，但很明显，这得力于我们不断增长的设计约束数量，才能让我们处于可控的境地。

「 时代 」

最近几十年里，IC工程师们和制造商们把视线一直聚焦在Moore定律上，使得晶体管密度不断攀升。除了Moore定律，与此同时，Dennard定律[2]也在保持着自己的势头：一个器件的单位面积不断下降，功耗也在同比下降。也就是说，越小的晶体管，运行越快，功耗越低，单一成本也越低。

除了Dennard定律，Koomey定律[3]也对功耗和工艺演进有着自己的看法：计算机的能效每隔18个月将提高一倍。也就是说，随着半导体工艺的进步，芯片设计的技术提升，我们提升一倍性能，仍然只需要原来的能量。

然而，更小的器件拥有更薄的绝缘层，以及更短的沟道，也就意味着更容易产生泄漏电流。随着工艺提升，它已经越来越明显地体现在了电路的动态功耗上。尽管，我们可以采用较高绝缘常数的栅极材料来抵御泄漏功耗，但这并不意味这从根本上解决了这个问题。因为，低阈值电压的器件需要更薄的栅极绝缘层来开启晶体管，而泄漏问题又让我们必须保持栅极绝缘层的厚度。

这就导致MOS特征尺寸在不断缩减的同时，阈值电压并不能随之缩减。由此一来，半导体工业仿佛逐渐落入了一个黑洞之中，设计师和工程们将这个黑洞的时代称为Dark Silicon Era[4]。

「 破局 」

在这个时代里，我们可能面临这样一些情况。如果晶体管数量尺寸倍增，电路的功耗预算可能继续维持不变，那么每一个晶体管的功耗预算就被减半。如果阈值电压仍然维持不变，就意味着可以被同时开启运行的晶体管数量也被减半。

这些被关断的部分就是dark silicon。也正如文章开头所说，dark silicon在一块芯片上的占比，就是它影响我们这个时代的绝佳标志。

话题再回到我们实际的设计里。其实在一块处理器里，一些特殊的逻辑和Cache缓存对dark silicon是比较友好的。因为在整个芯片中，他们只会在特殊情况下才会需要高性能地运行起来。事实上，这个思路就引导我们更多地尝试多核心设计，以便共享Cache。

从另一个角度来说，如果一个指令可以被切分成多个并行处理部分，那么多核系统就能运行在较低的速度下，而不是一个高速高功耗的单核系统。一些需要大量计算资源的指令或者程序，例如数字成像、视频解码、数据库搜索等，极度需要进行这种并行化处理。最后，并行处理的好处也是让设计师和软件工程师用相同的时间里，处理需要更大的数据才能解决的问题。

「 知识的边界 」

我们生活在这样一个宇宙空间里，物理定律摆在那里，不曾离开。我们利用知识和技术不断创造出科技的奇迹。宇宙本身何尝不是一个自我演变和发展的实体，只不过我们在最近几年才开始慢慢了解它。而我们认识宇宙的最重要的起点，恐怕就是暗物质，the dark matter。

有时候，我就在想，这小小芯片的内部不就是一个独立的宇宙么？而科技界对dark silicon的认识，和dark matter也有着异曲同工之妙。我们总是把视线放在那些闪亮的地方，例如super nova，而忽视了那些我们看不见，或者感觉不到的地方。

所以，人的认知限度，比我们想象中的还要少。当我们清楚知道我们知道什么的时候，这叫心知肚明。当我们知道我们不知道什么的时候，这叫有自知之明。然而，当我们不知道我们还不知道什么的时候，那就叫无知。

知识没有边界，如同宇宙没有边界。

Reference

[1]https://semiengineering.com/darker-silicon/

[2]https://en.wikipedia.org/wiki/Dennard_scaling

[3]https://en.wikipedia.org/wiki/Koomey%27s_law

[4]https://en.wikipedia.org/wiki/Dark_silicon