从DS1302电路设计总结的晶振电路设计规范

• 振荡器基础知识

DS1302 RTC中使用的振荡器是皮尔斯型振荡器的CMOS反相器变体。图1显示了一般配置。这些RTC包括集成负载电容（CL1和CL2）和偏置电阻。皮尔斯振荡器利用以并联谐振模式工作的晶体。并联谐振模式中使用的晶体被指定为具有特定负载电容的特定频率。为使振荡器以正确的频率运行，振荡器电路必须使用正确的容性负载加载晶振。

•  晶振受环境温度的影响情况

像DS1302这些外置晶振的RTC芯片，一般对晶振的要求都是很高的，而且这些芯片受环境影响较大，主要还是因为环境会影响晶振的基频，从而间接影响芯片计时。下表是32.768K晶体频率与温度的关系图，误差为20ppm相当于每月约1分钟。

•  芯片时钟电路精度

基于晶体的振荡器电路的频率精度主要取决于晶体的精度和晶体与振荡器电容性负载之间匹配的精度。如果容性负载小于晶体设计的容量，则振荡器运行速度很快。如果容性负载大于晶体设计的容量，则振荡器运行缓慢。

下表是32.768K 3215封装晶振的规格：

注1：某些器件允许更高的ESR值，请查看数据表以了解具体要求。

我们主要关注标称频率、频率容差、负载电容、ESR(串联电阻)这四个关键参数。振荡器启动时间高度依赖于晶体特性，PCB泄漏和布局。高ESR和过大的容性负载是启动时间长的主要原因。使用推荐和适当布局的晶体的电路通常在一秒钟内开始。

• 负阻力

对于典型的高频振荡器电路，电路的设计通常具有5倍或10倍的ESR余量。低频晶体通常具有更高的ESR。RTC振荡器的负电阻可能小于2倍。具有低裕度的振荡器电路通常消耗较少的电流。结果，RTC振荡器通常对相对少量的杂散泄漏，噪声或ESR的增加敏感。

振荡器电路 的C L影响功耗。具有12.5pF内部负载的RTC比具有6pF负载的RTC消耗更多功率。但是，具有12.5pF负载电容的振荡器通常不易受噪声影响。

• 晶振布局指南

由于美信的RTC的晶体输入具有非常高的阻抗（约10 9 Ω），引线到晶体动作等非常良好的天线，从所述系统的其余部分耦合的高频信号。如果信号耦合到晶体引脚上，它可以抵消或添加脉冲。由于电路板上的大多数信号频率远高于32.768kHz晶振，因此更有可能在不需要的情况下添加脉冲。这些噪声脉冲被计为额外时钟“滴答”并使时钟看起来运行得很快。

以下步骤说明了如何确定噪声是否导致RTC快速运行：

1. 启动系统并将RTC与已知的精确时钟同步。
2. 关闭系统电源。
3. 等一段时间（两小时，24小时等）。时间越长，测量时钟精度就越容易。
4. 再次打开系统，读取时钟，并与已知的准确时钟进行比较。
5. 将RTC重新同步到已知的准确时钟。
6. 保持系统通电并等待一段时间等于步骤3中的时​​间段。
7. 等待上述时间后读取时钟并将其与已知的准确时钟进行比较。

通过使用上述步骤，可以在系统通电时和系统断电时确定时钟的准确性。如果在系统上电时时钟被证明是不准确的，但在系统断电时是准确的，则问题很可能是由系统中其他信号产生的噪声引起的。但是，如果时钟在系统上电和断电时都不准确，那么问题不在于系统的噪音。

由于可以将噪声耦合到晶体引脚上，因此在将外部晶体放置在PCB布局上时必须小心。遵循一些关于PCB布局上晶体放置的基本布局指南非常重要，以确保额外的时钟节拍不会耦合到晶体引脚上。

1. 将晶体尽可能靠近X1和X2引脚放置非常重要。通过减小天线的长度，保持晶体和RTC之间的走线长度尽可能小，可以降低噪声耦合的可能性。保持走线长度小也会减少杂散电容的数量。
2. 保持X1和X2引脚上的晶体键合焊盘和走线宽度尽可能小。这些键合焊盘和迹线越大，噪声越可能从相邻信号耦合。
3. 如果可能，在晶体周围放置一个保护环（接地）。这有助于将晶体与相邻信号耦合的噪声隔离开来。有关在晶体周围使用保护环的说明，请参见图2。
4. 尽量确保其他PCB层上没有信号直接在晶体下方或X1和X2引脚的走线下方。晶体与电路板上的其他信号隔离得越多，噪声耦合到晶体的可能性就越小。任何数字信号与连接到X1或X2的任何迹线之间应至少有0.200英寸。RTC应与产生电磁辐射（EMR）的任何组件隔离。这适用于离散和模块类型的RTC。
5. 将局部接地平面放置在晶体正下方的PCB层上也可能有所帮助。这有助于将晶体与其他PCB层上的信号的噪声耦合隔离。注意，接地平面只需要在晶体附近，而不是在整个电路板上。注意，接地平面的周长不需要大于保护环的外周长。

请注意，由于它引入的杂散电容，必须注意使用本地接地层。迹线/焊盘和接地平面之间的电容被添加到内部负载电容器（CL1和CL2）。因此，在考虑添加局部地平面时必须考虑一些因素。例如，由接地平面引起的电容可以通过以下等式近似：

C =εA/ t，其中 ε= PCB的介电常数 A =迹线/焊盘的面积 t = PCB层的厚度

因此，为了确定接地平面是否适合于给定的设计，必须考虑上述参数以确保来自本地接地平面的电容不足够大以减慢时钟。

• 典型晶振印刷电路板布局

• DS1302时钟快

     以下是导致基于晶振的RTC快速运行的最常见原因。

1. 噪声从相邻信号耦合到晶体中。上面已经广泛地讨论了这个问题。噪声耦合通常会导致RTC严重不准确。
2. 错误的晶振。如果使用具有指定负载电容（C L）大于RTC指定负载电容的晶体，则RTC通常会快速运行。不准确性的严重程度取决于C L的值。例如，在设计为6pF C L的RTC 上使用C L为12pF 的晶体导致RTC每月快速约3至4分钟。

• DS1302时钟慢

以下是导致基于晶振的RTC运行缓慢的最常见原因。

如果输入信号有噪声，这种机制可能导致振荡器频繁停止。因此，应注意确保输入信号没有过冲。

过冲问题常见的另一种情况是当RTC处于电池备份模式时，RTC的输入为5V。在系统地关闭某些电路但保持其他电路通电的系统中，这可能是一个问题。在设备处于电池备份模式时，确保RTC没有输入信号大于电池电压非常重要（除非器件数据手册中另有说明）。

1. RTC输入引脚上的过冲。通过周期性地停止振荡器可以使RTC运行缓慢。这可能是由于到RTC的噪声输入信号而无意中完成的。如果输入信号上升到大于V DD以上的二极管压降（~0.3V）的电压，则输入引脚的ESD保护二极管将正向偏置，从而使基板充满电流。这反过来会使振荡器停止，直到输入信号电压降至低于V DD以上的二极管压降。
2. 错误的晶振。如果具有指定C L的晶体小于RTC 的C L，则RTC 通常运行缓慢。不准确性的严重程度取决于C L的值。
3. 杂散电容。晶体引脚和/或地之间的杂散电容会降低RTC的速度。因此，在设计PCB布局时必须小心，以确保杂散电容保持最小。
4. 温度。工作温度越远离晶体转换温度，晶体振荡越慢。