我正在创建一些IP,而不是运行一个算法的模板。基本上,我设计了它,使VHDL可以参数化任何定点数据表示,使用GENERICS、D_WIDTH和FRAC。我使用Xilinx核作为算法,因此我需要保留这些参数,以便在使用IP时更改D_WIDTH。我想把这些放在黑匣子里,这样它们就被外部定义了。但是在属性定义中,宽度可以是可变的。ATTRIBUTE BLACK_BOX_PAD_PIN OF sub_dsp : COMPONENT IS "A[31:0],B[31:0],CLK,CE,SCLR,S[31