AVX-512指令究竟是如何在ALU上执行的？

文章/答案/技术大牛

发布

1回答

cpu-architecture、simd、alu

我很难理解如何在单个时钟周期内在ALU上使用512位寄存器。是否有多个ALU来划分数据，或者是否有专门的ALU可以使用这些ALU？

浏览 38提问于2021-10-29得票数 0

回答已采纳

1回答

AVX512与矢量相比不掩模

x86-64、avx512

我错过了avx2中生成向量而不是掩码的比较指令。在avx512中完成相同事情的最有效方法是什么？它是_mm512_cmp_ps_mask后面的一个扩展吗？

浏览 4提问于2021-07-09得票数 3

回答已采纳

1回答

MIPS的异或指令单周期数据路径

assembly、mips、cpu-architecture、xor

我一直很难找到关于这个指令的数据路径应该是什么样子的任何信息。我知道它可能类似于任何其他R类型指令，但它没有显示在任何地方。有什么帮助/提示该怎么做才能实现它？

浏览 2提问于2020-11-04得票数 0

回答已采纳

2回答

ISA指令和微指令？

architecture

正确的是：ISA中的指令可以在硬件上运行(在这种情况下，指令是微指令？)，或者必须由微程序解释为在硬件上运行的微指令序列？其他寄存器-内存指令允许将寄存器存储回内存中.一个典型的寄存器寄存器指令从寄存器中获取两个操作数，将它们带到ALU输入寄存器，对它们执行<

浏览 0提问于2015-02-20得票数 1

1回答

使用CUDA / OpenCL为特定的ALU分配指令/算法？

cuda、opencl、race-condition、alu

我读了一些解释基本概念的材料。但是，我想知道是否有可能将一组指令或整个算法/二进制分配给特定的ALU，这样我就可以确定这些指令只由这个ALU执行(因此，绕过了自动处理并行化的系统)？我必须对GPU上的单个ALU进行“基准测试”，以了解其中任何潜在的计算延迟。因此，我希望将一组(类似的)指令分配给几个特定的ALU，测量

浏览 2提问于2013-10-16得票数 0

回答已采纳

1回答

当用户空间进程由CPU执行时，内核会发生什么？

linux、linux-kernel、operating-system

如果内核是唯一的进程，那么ALU将继续执行内核指令。现在，当另一个进程A启动时，我的理解是内核将A的起始地址加载到程序计数器中。此时，ALU将开始执行A的指令。内核会发生什么？内核的上下文是否保存到内存中，并在进程A完成后恢复。是内核将进程A的地址加载到PC上。现在，谁将在完成后将内核<em

浏览 2提问于2015-02-17得票数 0

1回答

AVX512和MSVC预处理符号

visual-studio、visual-c++、cmake、eigen、avx512

根据这个链接，AVX512 ( )没有预定义的预处理器符号。根据chtz的评论，我已经签出了Eigen的默认分支，并使用arch: are 512重新编译了具有这个cmake参数(可能不需要所有这些参数)的thundersvm： -DUSE_CUDA=OFF-mix工具在补丁之前和之

浏览 1提问于2019-02-14得票数 2

1回答

MIPS转发实现(艰难)

mips、mips32、mips64

但我不知道第二部分的实施会在哪里失败呢？第二部分让我完全困惑。有人知道什么情况会失败吗？·他需要插入任何互斥词吗？解释，解释生产者指令是R型的.3.消费者指导书为R型。4.消费者指导是一个分支。

浏览 0提问于2013-11-23得票数 0

1回答

SIMD指令降低CPU频率

optimization、x86、intel、compiler-optimization、avx512

它谈到了为什么AVX-512指令：我想知道Skylake支持的其他指令有类似的效果，它们会降低以后的吞吐量最大化的能力吗？所有v前缀指令(如vmovapd、vmulpd、vaddpd、vsub

浏览 2提问于2019-07-02得票数 51

1回答

所有核心的英特尔涡轮增压频率能低于基频吗？

central-processing-unit、xeon

英特尔Xeon6208U CPU被宣传为基频为2.9 GHz，涡轮增压频率为3.9 GHz --但这对于一个核心来说并不是很有用(而IMO则是高度误导性的)。我对所有核心的Turbo升压频率感兴趣。这个是可能的吗？涡轮增压频率低于基频意味着什么？

浏览 0提问于2021-05-21得票数 1

回答已采纳

1回答

如何控制ALU和寄存器之间的数据路径？

cpu、computer-architecture

在某些机器上，ALU与寄存器之间的数据通路操作由微程序控制。在某些机器上，它由硬件.On机控制，软件控制数据通路，微程序是机器级指令的解释器。它使用数据路径一个接一个地获取、检查和执行指令。例如，对于ADD指令，将获取指令，将其操作数定位并输入寄存器，ALU计算的和，最后将结果路由回它所属的位置。在对数据路径进行硬连接控制的机器上</em

浏览 0提问于2016-12-25得票数 0

回答已采纳

1回答

openssl中的非法指令错误

macos、openssl、clang、autoconf、avx512

由于OSX有过时的openssl版本，我需要将更多最新的libssl和libcrypto副本与我的应用程序捆绑在一起。我分发的捆绑版本似乎适用于非常新的系统(我自己的系统和我构建这些库的系统是2015 MBP) --但在其他一些系统上，我使用这些捆绑库得到了“非法指令”错误。我的问题是： (1)二进制程序使用高级指令(如AVX-512)，而某些系统不存在这种<em

浏览 1提问于2018-01-30得票数 1

1回答

3 ALU+decoders中的每一条都同时行走在3条不同的条件分支上？

x86、cpu、x86-64、intel、hyperthreading

众所周知，在Intel x86_64上，超线程允许使用共享执行单元(ALU，.)从不同的线程同时-这是众所周知的同步多线程(SMT)。众所周知，在超线程虚拟核上执行的线程可以处理不同的指令序列--不同进程的代码，不同函数的代码，或者一个函数的一个条件分支的不同分支，等等。也就是说，第一虚拟核的四个解码器可以处理一个指令<

浏览 2提问于2015-01-28得票数 0

回答已采纳

1回答

基本电脑。如何实现跳转相等

assembly、cpu-architecture

在我正在学习的一门课程中，我需要在软件上制作一台基本的计算机。目前我有一个RAM，ROM，程序计数器(PC)，ALU，REG A，REG B，MUX A，MUX B，和一个控制单元。现在，在ROM上，我有一个指令列表，其中每个位被发送到不同的部分，例如MUX、REGs、ALU (只能加和减)、loadPC (跳到指令)。这个ROM在每个指令中有25位和255条指令。它类似于汇编中的

浏览 3提问于2014-04-27得票数 1

回答已采纳

3回答

xor是ALU能做的最快的运算吗？

assembly、cpu、xor、boolean-logic

xor是算术逻辑单元对一个字节所能做的最快的操作吗？我的教授说，这是因为没有什么比检查两个东西是否相同更简单的了。如果操作数不同，则返回1，如果操作数相同，则返回0，这是理解xor的正确方式吗？

浏览 9提问于2012-10-05得票数 1

回答已采纳

1回答

为什么lw和sw的ALU操作码是00？

assembly、mips、cpu-architecture、alu

我正在尝试理解数据路径以及它在MIPS编程中的工作原理。轻描淡写的一部分，是理解ALU操作码，它本质上告诉ALU要执行哪些操作。例如，如果我们实现基本的AND, OR, ADD, SUB, NAND和NOR函数，我们会得到一个基本的ALU操作码分布，即AND是00，OR是01，ADD是10，SUB是<代码>D9</代码>，<代码但我不太明白为什么sw和lw的ALU操作码是00

浏览 36提问于2020-02-22得票数 1

回答已采纳

1回答

ALU知道后缀表示法吗？

postfix-notation、alu

众所周知，ALU执行算术运算，但是计算机是否能理解后缀记法？

浏览 22提问于2019-03-20得票数 1

回答已采纳

1回答

什么接收到ALU的输出？

architecture、cpu

我知道算术逻辑单元(处理器的ALU )执行算术(和位)操作，结果被存储为ALU的输出--但是哪些组件、设备或软件实际上正在访问/使用ALU的输出？如果说ALU返回一个操作的结果是有效的，还是说这是错误的？

浏览 0提问于2018-02-11得票数 2

回答已采纳

1回答

我正在为5阶段RISC编写一个关于CPU数据路径的问题，我想我误解了如何处理加载指令。考虑到这个数据路径：其中，MUX1以NPC或Src1寄存器数据作为输入，MUX2以Src2寄存器数据或直接值作为输入，MUX3以NPC或ALU的输出(有时为分支的零标志)作为输入，MUX4以ALU输出或内存数据作为输入。我们被要求为指令"mov R0，R1 + 1000“(其中指令为"op，dest，src1，src2”的</e

浏览 3提问于2022-03-14得票数 0

回答已采纳

1回答

首次使用AVX 256位矢量减慢128位矢量和AVX标量运算量。

assembly、x86-64、sse、simd、avx

最初，我试图再现Agner Fog的微结构指南“YMM和ZMM矢量指令的预热期”一节中描述的效果，其中说： CPU处于AVX-冷状态

浏览 2提问于2021-03-30得票数 3

回答已采纳

点击加载更多