VHDL中的函数

文章/答案/技术大牛

发布

2回答

我可以在Verilog中调用VHDL函数吗

vhdl、verilog、system-verilog

我目前正在尝试在我的Verilog设计中使用某些遗留的VHDL代码。虽然可以在Verilog中实例化VHDL模块，但我找不到在Verilog中调用VHDL函数的方法。(除了将其包装在VHDL模块中并实例化该模块之外)。有没有办法在Verilog中直接调用VHDL函数？

浏览 1提问于2016-04-21得票数 5

1回答

用C语言编程调用VHDL实现

c、vhdl、fpga、xilinx、xilinx-ise

我正在考虑编写一个C函数，它将实数的数组/向量作为参数传递给VHDL实现，VHDL代码使用FPGA中的数组进行一些计算，并将结果返回给C函数。那么，我的问题--如何编写一个C函数来调用VHDL实现呢？有人能像教程、API或其他什么东西那样引导我走向正确的方向吗？任何帮助都将不胜感激。谢谢！:)

浏览 3提问于2015-06-18得票数 2

1回答

+运算符与+函数的区别是vhdl？

vhdl

在vhdl中有+操作符到加法操作中，那么为什么我们需要添加ieee.std_logic_unsigned，而在这个库中有函数for +，那么如果我们已经在vhdl中定义了+运算符，为什么定义这个函数呢？

浏览 1提问于2016-08-21得票数 0

回答已采纳

1回答

当..。否则呈现语法错误。

syntax、vhdl

两者都是在实体中定义的，而分配则是在架构中进行的。错误是： Error (10500): VHDL syntax error at alu.vhd(27) near text "when"; expecting ";"

浏览 2提问于2016-01-06得票数 1

回答已采纳

2回答

如何禁用对文件中一段文本的解析？

c、compiler-construction、vhdl、yacc、lex

我的文件结构是：`pragma TOKEN2_NAME TOKEN2_VALUE`pragma TOKEN4_NAME TOKEN4_VALUE} VHDL_TEXT{ // V

浏览 3提问于2015-01-04得票数 0

回答已采纳

1回答

如何将单独文件中的VHDL函数调用到C程序中

c、vhdl

假设我有一个用VHDL编写的函数，我想从C中调用它，并在C程序中执行它。我该怎么做呢？举一个简单的例子会很有帮助。我搜索并找到了，但它只显示了如何在VHDL语言中调用C函数，而不是反过来。我能不能把我想要实现的VHDL码包含在一个像xilinx这样的工具中，这样就可以制作一个设备驱动程序，并且可以把位流下载到driver?.Using来进行硬件配置.So。最后，C文件将在micr

浏览 0提问于2016-05-19得票数 0

3回答

VHDL标记在使用ctags+taglist的vim中效率不高

vim、vhdl、ctags、taglist

我不知道ctags对VHDL的支持是不是很弱，或者Taglist读取ctag创建的文件的效率是否很低。非常感谢。

浏览 8提问于2013-05-29得票数 3

回答已采纳

2回答

在ElementTree/Python中使用多个属性查找匹配项

python、xml、elementtree

" status="run" time="0" classname="TestOne" /> <testcase name="VHDL_SIMULATE_Passthroug

浏览 0提问于2011-01-27得票数 10

回答已采纳

3回答

我的函数没有返回值，我不明白为什么？VHDL

vhdl

VHDL中的部分代码。工作空间ISE。我的函数不返回值，我不明白为什么在ISE中出现的注释是"function 'con_integer14‘not not always return a value“。该函数为： variable

浏览 0提问于2014-09-07得票数 0

1回答

在vhdl中处理对同一信号的多个写操作

signals、vhdl

当它们完成后，它们应该将找到的散列发送到主组件，在那里，哪个散列首先到达主组件并不重要，只要他接收到一个。有没有一种方法可以在两个或更多的组件同时完成计算它们的散列而不需要n个信号(每个散列一个)进入主节点的情况下避免竞争条件？我尝试实现位于主组件和n个组件之间的以下代码，但意识到这没有多大意义，因为仍然存在竞争条件，所有组件都写入相同的hash_in信号。

浏览 39提问于2020-06-13得票数 0

回答已采纳

1回答

用VHDL中的文本文件内容替换代码段

vhdl

嗨，谢谢你阅读我的问题，我有一堆FIR滤波器，它们都有不同的系数。-- and many other lists similarly declared问题是，通过这样做，我必须亲自从文本文件复制文件中的所有系数所以我的问题是..。是否有命令或什么东西来接收文本文件并将其作为VHDL代码块

浏览 0提问于2017-10-31得票数 2

回答已采纳

1回答

vhdl

我正在尝试读取来自多个组件的输出，并以整数形式显示它们。输出都是4位向量。因为我不想多次重复代码，所以我尝试使用VHDL原生函数。我以前没有用过这些，在网上也看不到很多很好解释的文档。integer(8); end if;我使用以下代码调用时钟脉冲上的函数：

浏览 5提问于2019-11-21得票数 0

回答已采纳

2回答

子类型指示VHDL200X的非法语法

vhdl、synthesis、xilinx-ise

我正在尝试创建一个“动态”2D数组，我可以在我的实体中用泛型来设置它。library ieee;use ieee.numeric_std.all; VHDL\CommonBlocks\DynamicRegisterSe

浏览 2提问于2016-05-02得票数 4

回答已采纳

1回答

matlab到vhdl的代码生成。在浮点到定点转换中不支持函数rand

matlab、vhdl、hdl

我正在尝试将matlab文件转换成vhdl代码。我正在使用that.During的hdl编码器。在hdl代码生成过程中，我在步骤中得到一个错误:3“生成定点代码”.The错误显示函数'rand‘在浮点到定点的转换中不受支持。请帮帮忙

浏览 0提问于2013-03-23得票数 1

2回答

找不到针对这些实际情况的函数

vhdl、fpga、synthesis、asic

我的编译器给了我这些错误：library IEEE; en

浏览 6提问于2013-06-15得票数 0

1回答

避免在VHDL中重复代码

vhdl

我有一个代码清单，其中充满了如下所示的代码，但代码块更大。if (m = '00000') then elseend if; 有没有办法把它变成像#define这样的c函数，这样我就不用到处写相同的代码了

浏览 0提问于2013-04-22得票数 1

回答已采纳

1回答

使用条件信号分配(when...else)时的VHDL小错误

syntax-error、conditional、vhdl

我目前正在开发一个组件，它将根据用户的输入执行加减法。现在，我正在处理将由我使用的内部组件使用的内部信号的值分配过程。当我为b_in分配输入b或输入b的2的补充时，出现了一个问题，出现了两个错误：错误: COMP96_0015: addsub_16.vhd：(85，17)：';‘预期。错误: COMP96_0046: addsub_16.vhd：(85，41)：预期的顺序语句。此外，我知道通常在体系结构声明和体系结构的begin语句之间进

浏览 3提问于2014-12-01得票数 0

回答已采纳

1回答

在powershell中，[Text.RegularExpressions.RegexOptions]::IgnoreCase -bor [Text.RegularExpressions.RegexOptions

powershell

尝试获取vhdl或ada源文件，匹配关键字，并将其替换为列表中的关键字。然而，我的regex并不是用来处理ignorecase和multiline的，它是由$1和$2组成的。有什么想法吗？谢谢。= @()$vhdl += "use ieee.std_logic_1164.all;" $vhdl += " use std.texti

浏览 11提问于2022-05-22得票数 0

1回答

在VHDL-2008中，如何格式化类似于C语言中"%f“的"real”，例如: sprintf(str，"%9.6f"，myreal)

vhdl

我使用的是VHDL-2008，我想很好地格式化实数，它们是类似于这个c语言函数的字符串：目前，我的实数是这样格式化的：begin wait;这不允许对VHDL中</em

浏览 28提问于2019-07-20得票数 2

1回答

如何在文本文件中创建Tcl命令列表，然后在ISim中运行？

vhdl、xilinx、xilinx-ise

对我来说，这个联系是很不清楚的： #Sample Script: run 20 ns run 20 nsquit 我只需要在模拟GUI的控制台窗口中输入Tcl命令来运行这些命令(输入记事本++，并保存为我的项目文件夹中的.tcl文件)

浏览 5提问于2015-07-24得票数 2

回答已采纳

点击加载更多

我可以在Verilog中调用VHDL函数吗

用C语言编程调用VHDL实现

+运算符与+函数的区别是vhdl？

当..。否则呈现语法错误。

如何禁用对文件中一段文本的解析？

如何将单独文件中的VHDL函数调用到C程序中

VHDL标记在使用ctags+taglist的vim中效率不高

在ElementTree/Python中使用多个属性查找匹配项

我的函数没有返回值，我不明白为什么？VHDL

在vhdl中处理对同一信号的多个写操作

用VHDL中的文本文件内容替换代码段