回答情况：
提问时间：
问题标签：
我想实现一个基于FPGA的实时立体视觉系统，用于远距离(高达100米)深度估计。如果您能提供任何信息，我将不胜感激。
浏览 4提问于2017-03-12得票数 0
2回答
有公开可用的FPGA模型吗？性能模型或功能模型或类似的东西。基本上，我正在寻找一些我可以使用的东西(如在中，更改其参数，如其中的逻辑块的数量或内存的大小等)。查看生成的FPGA将如何运行(例如，给定的HDL设计是否适合具有新参数的FPGA，或者新参数对FPGA的使用有什么影响)。
浏览 31修改于2021-01-30得票数 0
回答已采纳
3回答
我有一个关于FPGA技术的小报告。我的问题是:如果您的FPGA有85k逻辑单元，这是否意味着它可以同时运行85k操作？
我想要实现的是用一些关于FPGA技术或事实的疯狂说明的事实来震撼观众。现在很少听FPGA的人，所以我想给他们留下深刻的印象。
浏览 6修改于2021-03-10得票数 0
回答已采纳
3回答
我是一个比较新的FPGA屏幕，并希望获得经验与他们和VHDL。我不太确定与使用标准MCU相比有什么好处，但由于许多公司都在寻找它，所以我正在寻找经验。人们应该在FPGA开发板上寻找什么，我听到高速外设接口，我想我真的很困惑的是，MCU开发板大约有50/100 GPIO可以去100左右，而在FPGA板上相同的功能要昂贵得多！我知道你可以对FPGA重新编程，但MCU也可以。我应该摆弄FPGA吗?市场会继续使用它们吗?还是我们只会转向MCU？
浏览 2提问于2011-12-30得票数 2
回答已采纳
2回答
我想在一个电路板上编程一个FPGA，它有一个插座(zif等或任何适用的)用于所说的FPGA，它可以从那里移除并重新连接，而无需焊接。我想知道哪里可以找到适合用这种方式对FPGA编程的电路板？一旦FPGA被编程，它们将通过焊料连接到另一个不同的PCB上。如果可能的话，我希望使用VHDL。
浏览 1修改于2021-02-06得票数 1
回答已采纳
2回答
当按钮被异步断言时，对FPGA的按钮输入应用setup & hold约束有什么好处/理由吗？
据我所知，违规仍然可能发生，因为按钮可以在FPGA内部连接的触发器的设置和保持时间内按下。
浏览 1修改于2016-03-03得票数 1
1回答
我正在做一个项目(使用来自Xilinx的Zynq 7000工具包)，在这个项目中，我需要接收来自Arm微控制器的图像，并将其交付给FPGA。我不知道FPGA是如何接收图像的。(即使没有ARM微控制器，我也不知道如何将图像(如位图图像或DICOM图像)加载到FPGA上)。我不能用“文件打开”之类的东西。
浏览 3修改于2014-03-17得票数 0
我无法模拟PWM文件，在系统时间，从它的FPGA VI文件。详细信息
对于NI cRIO-9067 + LabVIEW 2016 + Windows 8系统，在FPGA接口模式下，我有测试VI编号1.vi NI LabVIEW文件和相应的FPGA桌面执行节点代码块文件编译后的第一个文件的FPGA版本在7分钟的本地编译后，每1秒执行一次方波变化，就像预期的那样。在仿真(模拟I/O)作为执行模式下，为了近似再现方波定时，每1秒重复一次方波定时，我需要在时钟滴答场中，从FPGA 40 the的星载时钟
浏览 6修改于2017-01-25得票数 1
4回答
我想开始FPGA编程。我一点也不知道FPGA是如何工作的。我想要一个开发板，不太贵，但它应该至少有40个I/O引脚。任何300美元的都可以。
我决定用Verilog编程。我能买一个单独的FPGA芯片(不是一个完整的开发板)来生产吗？如果是的话，我怎样才能把我的程序上传到单独的芯片上？它是否以某种方式与开发板连接？
浏览 7修改于2021-02-05得票数 8
1回答
我正在做一个项目，需要将数据从PC发送到FPGA，FPGA处理数据并将其发送回PC。我使用的板是Atlys-6™开发板。数据将作为1个字节发送，因为在时钟的每个上升沿处理1个字节。你能给我建议一下把数据发送到FPGA的方法吗？谢谢
浏览 2修改于2014-02-05得票数 1
在几乎所有的FPGA综合工具中，HDL合成的输出都是某种EDIF格式。例如，在Synopsys中，这种格式有一个扩展.edn。然而，这种格式已经是由FPGA技术依赖的(取决于在合成之前选择的FPGA类型及其单元)。我必须得到最低层次(和，或，DFF) netlist后，FPGA合成过程。由于生成的EDIF文件依赖于技术/单元，所以解析它们并不容易(我需要FPGA单元描述库)。
浏览 3修改于2013-10-25得票数 1
1回答
我有一个100 the振荡器的basys3板，我想知道是否可以通过在100 the振荡器的上升和下降沿上脉冲输出来获得200 the时钟。我似乎在网上找不到任何关于人们尝试这样做的材料。感谢大家的帮助。
浏览 0提问于2020-09-14得票数 0
3回答
我是FPGA编程的新手，我对总体执行时间方面的性能有一个问题。我想优化处理数据所需的时间，我将测量总体执行时间。然而，对于FPGA编程来说，优化延迟似乎是不够的，因为周期时间会增加。因此，我应该专注于优化执行时间(延迟*周期时间)。如果我想提高程序的速度，我这样说对吗？
希望有人能帮我解决这个问题。提前谢谢。
浏览 3提问于2011-04-03得票数 2
回答已采纳
也就是说，我想从FPGA板输出数据，它充当正弦发生器。该板可以通过USB、数据或串口输出数据。澄清一下，我所说的正弦输入只是一个Simulink模块。
浏览 0提问于2013-12-09得票数 0
回答已采纳
2回答
我通过计算组件所需的触发器数量来估计我的资源使用情况。例如，当我估计ins_controldata (简单计数器和一些I/O)时，我使用32个触发器。当我查看这个组件的详细map报告，第13节-按层次划分的利用率时，我看到我的估计接近于此组件使用的切片寄存器的数量。每个切片有4个LUT和8个触发器。
现在，当我对我的有限状态机inst_xtm640执行同样的操作时，我估计我的触发器使用率约为43 (包括6个状态所需的3个触发器)。当我查看map报告时，我发现我的估计或多或少是正确的(+-10%误差)。但是所需的片的数量远远高于片寄存器和LUT所需的片的数量。当您查看使用的LUT时，它是40，它
浏览 3修改于2013-08-14得票数 2
4回答
我正在尝试向FPGA发送一个4千字节的字符串，最简单的方法是什么？
是我使用的fpga的链接。我使用的是Verilog和Quartus。
浏览 4修改于2015-04-14得票数 3
1回答
我正面临着一个问题:需要创建一个简单的防火墙来直接在FPGA上删除不需要的数据包。基本上，我们的想法是拥有一个带有规则的共享表。此表旨在从FPGA访问，以检查是否传递数据包，它由来自用户空间的应用程序填充。 我听说过可以处理数据包处理的DPDK项目。但是我找不到任何关于如何让它在FPGA上工作的信息。有可能吗？
浏览 40修改于2020-07-13得票数 0
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号