前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >关于PCIe,你不知道的是

关于PCIe,你不知道的是

作者头像
数据存储前沿技术
发布于 2025-02-11 11:24:40
发布于 2025-02-11 11:24:40
3100
举报

要点速览

  • PCIe 发展历程及未来Roadmap (1992-2030)
  • PCIe 市场成熟度和应用场景(Fig-3/4)
  • PCIe 6.0/7.0 版本规范及实现要则
PCI-SIG 简介:
  • 组织职能定义 PCI Express (PCIe) I/O 总线规范及相关外形标准。
  • 历史
    • PCI-SIG 于 1992 年成立,已有 32 年历史
    • PCIe 规范首次发布于 2003 年
  • 规模全球有 960+ 家会员公司。
  • 使命制定规范与机制,以支持 合规性互操作性

右图展示了 2024-2025 年度董事会成员公司,包括 AMD、Intel、NVIDIA 等九大科技公司,体现了该组织在全球技术标准制定中的重要地位。


图片展示了 PCI-SIG 定义的 I/O 带宽发展路线图,明确指出 每 3 年带宽翻倍 的规律。从 1992 年的 PCI 规范到 2025 年即将实现的 PCIe 7.0,I/O 带宽增长了近 4000 倍,显示出技术发展的迅猛速度。这一趋势反映了 PCIe 技术对高性能计算、数据传输需求持续增长的支撑作用。

目前数据中心中最广泛使用的 PCI Express (PCIe) 代次是 PCIe 4.0PCIe 5.0

  1. PCIe 4.0
    • 已成为数据中心和企业服务器的主流选择。
    • 带宽64 GB/s(x16 通道)。
    • 应用广泛用于支持高性能存储(如 NVMe SSD)、GPU 加速计算和网络接口卡(NIC)。
    • 稳定性技术成熟,软硬件生态完善。
  2. PCIe 5.0
    • 新一代数据中心逐步采用 PCIe 5.0,尤其在高性能计算(HPC)和 AI 加速领域。
    • 带宽128 GB/s(x16 通道),是 PCIe 4.0 的两倍。
    • 优势满足对高吞吐和低延迟的需求,如大规模 AI 模型训练和数据密集型任务。
    • 应用用于新一代服务器平台(如 Intel Sapphire Rapids 和 AMD EPYC Genoa),以及新型存储和 GPU。

PCIe 市场成熟度

  • PCIe 4.0 和 5.0
    • 2020-2025 年PCIe 4.0 和 PCIe 5.0 的市场份额快速上升,并逐渐成为主流标准。
  • PCIe 6.0 和 7.0
    • 2025-2030 年PCIe 6.0 开始大规模采用,PCIe 7.0 将逐渐普及并接替前代标准。
  • PCIe 8.0
    • 预测出现在 2030 年 以后,可能会进一步提升带宽和传输性能。

PCIe 行业场景

  • 云计算(Cloud)
    • 云计算占据最大份额(超过 50%),预计将继续主导 PCIe 架构的应用市场,特别是在数据中心和服务器领域。
  • 汽车(Automotive)
    • 汽车市场的 PCIe 采用率稳步上升,从 2020 年的较低水平逐渐增加,反映出汽车行业在 AI 和高级驾驶辅助系统(ADAS)中的需求增长。
  • 移动设备(Mobile)
    • 移动市场份额维持稳定,占比接近 10%-20% 左右,主要应用于智能设备和高效互联技术。
  • 消费类电子(Consumer)
    • 消费电子市场占据稳定份额,逐步扩大,体现了 PCIe 技术在家庭设备和个人电脑中的持续应用。
  • 工业(Industrial)
    • 工业市场采用率呈现缓慢增长趋势,随着工业自动化和物联网(IoT)的发展,PCIe 技术的重要性逐渐提升。

PCIe 6.0

PCIe 6.0 于 2022 年发布,通过 PAM4 调制FEC 纠错 技术,使带宽与效率再次翻倍,达到 256 GB/s。PCIe 6.0 在提高传输速率的同时,确保了向后兼容性,并简化了数据包处理。合规性测试将在 2024 年初进行,标志着新标准在行业内的进一步推广和应用。

主要特点:

  1. 数据速率与带宽
    • 原始数据速率为 64 GT/s,x16 配置下最高可达 256 GB/s,相比 PCIe 5.0 的 32 GT/s 翻倍。
  2. 调制技术
    • 使用 4 级脉冲幅度调制 (PAM4) 进行信号传输,充分利用当前行业内已存在的 PAM4 技术。
  3. 错误修正
    • 采用轻量级 前向纠错 (FEC)循环冗余校验 (CRC),降低 PAM4 信号中伴随的比特误码率增加问题。
  4. 编码优化
    • 基于 Flit (流控制单元) 的编码,支持 PAM4 调制,从而使带宽增益翻倍。
  5. 数据包结构更新
    • Flit 模式 中更新了数据包布局,提供额外功能,简化数据处理。
  6. 向后兼容性
    • 与 PCIe 架构的所有先前版本保持向后兼容性。

    ---

PCIe 传输速率每代次翻倍,是否具有可持续性?

PCIe 传输速率每代次翻倍的趋势虽然已持续了数十年,但其 可持续性 逐渐面临多方面的挑战。从技术和物理层面来看,这一增长趋势并非无限持续。

要确保传输速率的持续增长,以下技术将发挥重要作用:

  1. 先进信号调制如 PCIe 6.0 采用的 PAM4 调制 技术,在未来可能进一步优化或引入更复杂的信号编码。
  2. 光互连技术替代铜线传输的部分限制,光纤互连可实现更高带宽和更低功耗。
  3. 封装与材料创新通过改进主板布线、半导体材料和封装技术,减少信号损耗。
  4. 更高效的错误纠错技术优化 FEC 和 CRC 等技术,降低高速传输的误码率。

PCIe 7.0

PCIe 7.0 规范,版本 0.5 已对 PCI-SIG 成员开放;完整的 PCIe 7.0 规范计划于 2025 年发布

主要目标:

  1. 提供 128 GT/s 数据速率和 512 GB/s(x16 通道下双向传输带宽)。
  2. 使用 PAM4 信号传输 技术。
  3. 定义新的通道参数。
  4. 保持低延迟和高可靠性目标。
  5. 提高 功率效率
  6. 向后兼容与所有前代 PCIe 技术保持兼容性。

---

如何理解PCIe规范中的 Encoding 和 Signaling 两个技术?

在 PCIe 规范中,Encoding(编码)Signaling(信号传输) 是数据传输的关键技术,它们决定了 PCIe 通道如何以高效和稳定的方式传输数据。以下是对这两个概念的详细解释:

1. Encoding(编码)

定义: 编码是将数据转换为适合传输的格式,以确保数据完整性并减少错误发生。它通常包括添加冗余信息、控制位或转换数据结构,使其更适合传输信道的物理特性。

PCIe 不同代次的编码技术:

版本

编码

说明

PCIe 1.0/2.0

8b/10b

- 将每 8 位数据编码成 10 位,确保信号均衡和时钟同步。- 20% 的传输带宽用于冗余编码。

PCIe 3.0-5.0

128b/130b

- 将 128 位数据编码为 130 位,仅 1.5% 的带宽开销。- 减少了编码冗余,提升了效率。

PCIe 6.0/7.0

1b/1b (Flit Mode)

- 数据以 Flit 模式 编码,数据与控制信息以固定单元传输,消除传统编码开销。

Flit 模式(Flow Control Unit):

  • PCIe 6.0 引入的编码机制,每个数据流分成固定大小的单元(Flit),适配新的 PAM4 信号传输
  • Flit 模式简化了数据传输中的控制与调度,进一步提高了带宽利用率。
2. Signaling(信号传输)

定义: 信号传输是指如何在物理层通过电气信号传输数据,主要涉及信号调制技术,如 NRZPAM4

主要信号传输技术:
  1. NRZ(Non-Return-to-Zero)
    • 每个比特用两个电平表示:高电平表示 "1",低电平表示 "0"。
    • 优点:简单、可靠,适用于较低速率信号传输。
    • 应用:PCIe 1.0 到 PCIe 5.0 使用 NRZ。
  2. PAM4(Pulse Amplitude Modulation 4-Level)
    • 每个比特周期内使用 4 个电压等级,可表示 2 比特(00、01、10、11)。
    • 优势:在相同频率下传输 两倍数据,带宽效率翻倍。
    • 挑战:信号的噪声容限较低,容易受到误码影响,需要 前向纠错 (FEC) 技术配合。
    • 应用:PCIe 6.0 和 PCIe 7.0 引入 PAM4 信号传输。

Encoding 与 Signaling 的关系:

  • Encoding:侧重于数据的格式和结构,主要减少误码、同步信号,并提高传输效率。
  • Signaling:关注数据的物理传输方式,决定了数据传输速率和带宽效率。

例如:

  • 在 PCIe 6.0 中,1b/1b 编码 配合 PAM4 信号,实现了高效的数据传输,使带宽在 PCIe 5.0 的基础上翻倍。
小结:
  • Encoding(编码) 确保数据传输的可靠性和高效性,从 8b/10bFlit 模式,PCIe 逐渐减少了编码开销。
  • Signaling(信号传输) 通过不同的调制方式(如 NRZPAM4),提高了数据传输速率和带宽效率。
  • PCIe 技术通过编码和信号传输的持续优化,克服了带宽瓶颈,推动了每代 PCIe 规范的带宽翻倍。

图片介绍了 PCIe 技术 如何支持生成式 AI 的发展:

  1. 解决生成式 AI 在连接复杂系统时所需的 低功耗低延迟 挑战。
  2. PCIe 技术作为核心互联,可以将数据中心资源池化,提升整体性能和效率。
  3. PCIe 提供了关键功能,如 PAM4 信号FEC低功耗模式,使其成为支持大型生成式 AI 模型的基础技术。
  4. 未来通过光学链路等创新,PCIe 技术将继续突破物理限制,满足生成式 AI 更高的数据传输需求。

PCIe 在AI芯片场景的应用前景

  • 数据中心生态系统中的 AI 芯片: 所有有意进入数据中心市场的 AI 芯片供应商都提供了 PCIe 卡格式 的产品。
  • PCIe 架构的优势: PCIe 是一种广泛采用的芯片间互联协议,减少了互操作性挑战,帮助用户实现 异构计算(结合 CPU、GPU 和 AI 加速器)。
  • 异构计算环境: 通过 CPU、GPU 和 AI 加速器的组合,基于标准化的 PCIe 互联技术,极大提升了异构计算的效率和性能。

图片展示了 PCIe 技术在 AI 市场中的增长趋势,尤其是 数据中心 AI边缘 AI 两个细分领域。

  • 数据中心 AI:市场规模稳步增长。
  • 边缘 AI:市场增速更快,预计到 2030 年将成为一个重要增长点。

PCIe 技术通过其 高带宽低延迟兼容性 特性,将成为支持 AI 技术广泛部署和增长的重要基石。

  • AI 行业采用率将会很高
    • PCIe 技术凭借前向和后向兼容性,帮助决策者提高灵活性,缩短部署周期,降低部署风险。
  • 整体市场规模(TAM)预测
    • 2030 年,PCIe 技术在 AI 市场(包括边缘 AI 和数据中心 AI)的总可用市场预计将增长至 27.84 亿美元,年均复合增长率(CAGR)达 22%
  • 边缘 AI 市场的快速增长
    • 边缘 AI 市场预计将以 50% 的年均复合增长率(CAGR) 增长,原因是越来越多企业行业部署边缘服务器,同时 AI 技术的普及持续推进。

挑战(CHALLENGES):

  • AI 架构 越来越分布式和可组合:
    • 需要高数据带宽、低延迟和标准互联协议。
    • 链接 CPU、GPU 和专用加速器、网络接口卡(NIC)及存储设备,机架内外 的数据传输。

实现(IMPLEMENTATION):

  • AI 驱动对更高互联带宽的需求,加速了 PCIe 6.0(速率达 64 GT/s)的采用。
  • PCIe 插槽 支持多种扩展卡,增强了在多个主机和设备间并行传输数据的能力。
  • 低功耗模式(如 L0p)帮助芯片供应商和应用提供商降低功耗需求。

PCIe 的优势(BENEFITS OF PCIE):

  1. 设备易发现与管理
    • PCIe 设备可以通过标准软件实现快速发现、编程和部署。
  2. 通用互操作性
    • PCIe 技术的采用实现了主机与设备间的 通用互联
  3. 大规模训练模型
    • PCIe 基于互联(如 CopprLink)最大化了 CPU 与 GPU/AI 加速器 之间的通信带宽。
  4. 安全特性
    • 提供 CMATDISPIDE 等安全功能。

未来(FUTURE):

  1. PCIe 7.0
    • 下一代 PCIe 7.0 将提供更高的带宽,速率达 128 GT/s
  2. CopprLink 内部规范
    • 支持在 1 米 范围内的 CPU 和 GPU/AI 互联,支持 大规模训练模型 的传输需求。
本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2024-12-18,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 王知鱼 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
目录
  • 要点速览
    • PCIe 市场成熟度
    • PCIe 行业场景
    • PCIe 6.0
    • 主要特点:
    • PCIe 7.0
    • 主要目标:
    • Encoding 与 Signaling 的关系:
    • PCIe 在AI芯片场景的应用前景
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档