Marvell与新加坡A*STAR合作开发基于FOWLP技术的硅光光引擎

在今年的ECTC会议上，新加坡A*STAR报道了其与Marvell合作的基于FOWLP封装技术的硅光引擎。小豆芽这里对相关技术做一个简单介绍。

为了降低封装寄生参数对信号带宽的影响，人们在光引擎中引入3D封装技术，缩短连接距离，用于支持更高速率信号的传输。相比于TSV技术，FOWLP(Fanout Wafer Level Packaging)技术更加成熟、成本更低，因此有望利用在CPO的封装中。Broadcom最新一代的CPO系统中已经将TSV方案替换为FOWLP方案。A*STAR基于其硅光平台，也引入了FOWLP技术，在前两年的ECTC会议上也报道过相关进展。

A*STAR的光引擎截面如下图所示。PIC芯片嵌入在molding材料中，molding材料中引入垂直连接的金属VIA, 即TMV(through molding via)。TMV的高度为300um, 与PIC正面和背面的RDL金属相连。其中正面有两层RDL金属，背面有一层RDL金属。背面的RDL通过C4_bump与基板相连，正面的RDL通过micro bump与EIC芯片相连。

图片

（图片来自文献1）

从基板传递过来的高速信号，经过C4_bump、TMV、frontside RDL这一链路，传递到EIC处。该链路的实测与仿真结果如下图所示，回损小于-20dB, 插损小于0.15dB。

图片

（图片来自文献1）

A*STAR在其封装流程中引入了cavity结构，用于放置laser diode和保护光口。整个FOWLP的工艺流程如下图所示，首先在PIC芯片表面加工出cavity结构，其次将PIC芯片倒置在mold plate上，接着开始molding工艺，形成晶圆，并在molding引入TMV, 将PIC从mold plate上剥离，并在正面加工出两层RDL金属。Fanout wafer随后临时键合到carrier wafer上，将wafer减薄到300um，并在芯片背面加工一层RDL金属。最后在芯片正面倒装电芯片等。

图片

（图片来自文献1）

实际加工好的光引擎截面如下图所示，可以看到TMV、RDL、C4_bump之间形成了良好的电连接。

图片

（图片来自文献1）

作为对比，Broadcom的FOWLP光引擎截面如下图所示。与A*STAR相比，Broadcom是将EIC芯片嵌入在molding中，PIC倒装在EIC芯片上。Broadcom的FOWLP方案对EIC的散热不是很友好。

图片

（图片来自文献2）

A*STAR与Marvell合作的光引擎，芯片尺寸为8.3mm*13mm。光引擎中包含一颗较大的PIC芯片，两颗Driver芯片，两颗TIA芯片，四颗DFB激光器和相应的驱动芯片。单颗Driver/TIA芯片支持4通道。

图片

(图片来自文献1)

对于该光引擎的链路性能，文章中只展示了100G PAM4的眼图结果，如下图所示。

图片

（图片来自文献1）

以上是对A*STAR/Marvell基于FOWLP技术光引擎的简单介绍，其将PIC芯片嵌入到molding中，并加工出TMV与RDL用于高速信号的互联。其链路在40GHz的插损小于0.15dB，回损小于-20dB,可以支持单波200Gbps PAM4的信号传输 。与Broadcom的方案相比，A*STAR的FOWLP方案中PIC与EIC的位置互换，功耗较大的EIC芯片倒装在PIC芯片上，有利于EIC芯片的散热，但是由于PIC嵌入在molding中，需要对光口做特别的保护处理。Marvell此前在其3D光引擎中引入了TSV-last技术，从PIC芯片背面引入TSV。比较有意思的是，Broadcom和Marvell都先后从TSV方案转向FOWLP方案，并没有坚持走TSV路线。相比于传统的wire-bonding封装方案，FOWLP技术有助于实现更多通道的光引擎，提升带宽密度，发挥硅光集成的优势。

文章中如果有任何错误和不严谨之处，还望大家不吝指出，欢迎大家留言讨论。

参考文献： 1. S. B. N. Gourikutty, et.al., "A Compact Wafer-Level Heterogeneously Integrated Scalable Optical Transceiver for Data Centers", ECTC 2024

2. https://chipletsummit.com/proceeding_files/a0q5f0000044zma/20240206_PreConD_Mehta.PDF