模拟寄存器文件时Modelsim中的Verilog编译器错误 - 腾讯云开发者社区 - 腾讯云

开发者社区

文档建议反馈控制台

文章/答案/技术大牛

发布

【笔记】Altera – Quartus II使用方法——工程创建、Modelsim破解仿真、Verilog编写、举例（待续）

3/5 芯片选型：EP4CE10 4/5 第三方工具，不使用 5/5 总结 3、设计输入 1、双击，无设计文件时：**File** => **New** => **Verilog HDL File**...3/5 芯片选型：EP4CE10 4/5 第三方工具，不使用 5/5 总结 3、设计输入双击，可更改芯片型号 1、双击，无设计文件时：File => New => Verilog HDL...File 2、编写设计文件 3、保存设计文件保存到rtl文件夹中; 文件名与module名一致。...仿真环境搭建——业界公认仿真最优秀 Modelsim简介 Modelsim是Mentor公司的，业界最优秀的语言仿真工具；支持Windows和Linux系统；单一内核支持VHDL和Verilog混合仿真...、存储到存储器中的指令、串行执行 ** | Verilog基础语法 1、基础知识逻辑值: 数字进制格式: 标识符: 标识符推荐写法: 2、数据类型寄存器reg: x 线网wire/tri:

3.1K1 0

vivado2018 中使用modelsim联合仿真

MODELSIM SE是主要版本号，也是功能最强大的版本，支持对Verilog和VHDL语言的混合仿真。...；在用特定公司的OEM版进行仿真时不需要编译该公司的库文件，但是仿真速度等性能指标都要落后于SE的版本。...下图所示为正在编译器件库的过程中。器件库编译结束后给出编译报告，从报告中看出0个警告和0个错误，如图所示。 ?...三、在vivado中关联了modelsim软件和编译器件库之后，就可以在vivado中调用modelsim软件对设计进行仿真了。不过，在对每一个新建的工程设计进行仿真时需要进行一些设置。...在弹出的对话框中，设置仿真工具为modelsim、仿真语言为verilog或VHDL或混合，当设计中用到vivado中自带的仿真工具时，还要指定器件库的路径，如图10所示。

2.5K3 0

您找到你想要的搜索结果了吗？

是的

没有找到

ModelSim 使用【一】介绍

1,ModelSim软件介绍 Mentor 公司的 ModelSim 是工业界最优秀的语言仿真器，它支持 XP、Win7 和 Linux 系统，是单一内核支持 VHDL 和 Verilog 混合仿真的仿真器...，即原始设备制造商），其中 SE 是最高级的版本，而集成在 Actel、Atmel、Altera、Xilinx 以及 Lattice 等 FPGA 厂商设计工具中的均是OEM 版本。...不管是自动仿真还是手动仿真，它们的都遵循以下 5 个步骤： (1) 新建工程。 (2) 编写 Verilog 仿真文件。 (3) 编写 Testbench 仿真文件。...当我们执行了仿真以后，ModelSim 软件会根据我们的设计文件和仿真文件生成波形图，最后，我们观察波形并判断设计的代码功能是否正常。...//最后,将显示寄存器的值赋值给端口LED1 endmodule testbench: `timescale 1 ps/ 1 ps module Verilog_First_vlg_tst();

2.5K4 1

Quartus II 使用详解

3、添加已存在文件（可选），在【File name】下选择已经存在的工程项目，利用【Add】或【Add all】命令添加文件到新工程，点击【Next】 4、选择设备系列，并在【devices】下选择具体设备型号...，点击【Next】 5、设置仿真器和描述语言，【Simulation】下选择仿真工具Modelsim，描述语言为Verilog HDL，点击【Next】 6、新建一个Verilog HDL File...8、编译完成后可以点击【RTL Viewer】查看寄存器传输级视图，也可通过【Tool】>>【Netlist Viewers】>>【RTL Viewers】查看。...9、结果如下： 10、再新建一个Verilog HDL File文件，写入一个测试脚本。...】 17、自动打开ModelSim 18、仿真结果：如有错误欢迎指正。

3K2 0

基于FPGA的扩频系统设计（中）

3.2.2 ModelSim仿真验证软件平台 ModelSim 5.5是Mentor公司的HDL语言仿真软件，是业界唯一的单内核支持VHD和Verilog混合编程仿真器。...选用ModelSim 5.5作为本设计的各个模块的功能及仿真波形验证软件。...伪随机序列是最长线性移位寄存器序列的简称，它是由多级移位寄存器或其延迟元件通过线性反馈产生最长的码序列，在移位寄存器里，若移位寄存器级数为n，则能产生2n个状态，除去一个全“0”状态，则还剩2n-1个状态...图3.6 扩频模块设计图 3.5 量化器模块设计在实际传输过程中，需要用D/A转换芯片将数字信号转换为模拟信号进行发送，在传输过程会引入噪声，量化器的模块主要是模拟此过程，将单比特的信号变为8bits...在模块设计中，利用选择器即可实现此操作，设计模型如图3.7所示，对应Verilog代码详见附录A。

8242 0

基于FPGA的扩频系统设计（中）

3.2.2 ModelSim仿真验证软件平台 ModelSim 5.5是Mentor公司的HDL语言仿真软件，是业界唯一的单内核支持VHD和Verilog混合编程仿真器。...选用ModelSim 5.5作为本设计的各个模块的功能及仿真波形验证软件。...伪随机序列是最长线性移位寄存器序列的简称，它是由多级移位寄存器或其延迟元件通过线性反馈产生最长的码序列，在移位寄存器里，若移位寄存器级数为n，则能产生2n个状态，除去一个全“0”状态，则还剩2n-1个状态...3.5 量化器模块设计在实际传输过程中，需要用D/A转换芯片将数字信号转换为模拟信号进行发送，在传输过程会引入噪声，量化器的模块主要是模拟此过程，将单比特的信号变为8bits有符号数，也为后续引入噪声做准备...在模块设计中，利用选择器即可实现此操作，设计模型如图3.7所示，对应Verilog代码详见附录A。 ? 图3.7 量化器模块设计图 ?

1K1 0

最实用的Modelsim初级使用教程

需要注意的是不要在modelsim外部的系统盘内手动创建库或者添加文件到库里；也不要modelsim用到的路径名或文件名中使用汉字，因为modelsim可能无法识别汉字而导致莫名其妙的错误。...Compile看出现的错误提示中说需要的库名，然后再重复上述步骤）见下图。...)和.sdo文件（时延文件）外，还生成了gate_work文件夹、verilog_libs文件夹；gate_work文件夹(可以叫工作库，也可以叫编译库)下存放了已编译的文件，verilog_libs文件夹下存放了仿真所需要的资源库...五、一些说明关于在testbench里使用`timescale的问题 `timescale 是编译器指令，用来定义时延精度和时延单位，命令格式如下： `timescale time_unit/time_precision...如果设计中多个模块带有自身的`timescale，编译时模拟器总是定义在所有模块的最小时延精度上，并且所有模块中的时延都自动地换算为到最小试验精度上。 ?

3.1K2 0

modelsim se 2019.2安装教程

2、然后在软件安装路径win64文件下运行patch_dll.bat，将生成好的LICENSE.TXT许可证记事本文件保存到软件安装路径下，配置环境变量时需要！...信号值可以在源窗口中注释并在波形查看器中查看，通过对象及其声明之间以及访问文件之间的超链接导航简化调试导航。可以在列表和波形窗口中分析竞争条件，增量和事件活动。...可以轻松定义用户定义的枚举值，以便更快地了解模拟结果。为了提高调试效率，ModelSim还具有图形和文本数据流功能。软件与Mentor的旗舰模拟器Questa共享一个共同的前端和用户界面。...优势亮点 1、统一的混合语言模拟引擎，易于使用和性能 2、支持的Verilog，SystemVerilog的设计，VHDL和SystemC对复杂的设计环境的有效核查 3、快速调试，易于使用，多语言调试环境...4、高级代码覆盖和分析工具，可快速覆盖范围 5、交互式和后期模拟调试可用，因此两者都使用相同的调试环境 6、强大的波形比较，便于分析差异和错误 ?

8.9K2 0

ModelSim 使用【四】ModelSim手动仿真

manual_modelsim 文件夹创建好以后，我们还需要将已经编写好的Verilog 仿真文件和 Testbench 仿真文件添加至我们的 manual_modelsim 文件夹中，这里我们就将自动仿真时用到的...这里我们将路径设置在了E:/A4_Plus_Verilog/Verilog_First/simulation/manual_modelsim 文件夹中。...编译错误即 Modelsim 无法完成文件的编译工作。...通常这种情况是因为被编译文件中包含明显的语法错误，这是 Modelsim会识别出这些语法错误并提示使用者，使用者可根据 Modelsim 的提示信息进行修改。...编译错误时会在 Status 列中显示红色的“×”。包含警告的编译通过是一种比较特殊的状态，表示被编译的文件没有明显的语法错误，但是可能包含一些影响最终输出结果的因素。

2.9K4 0

ModelSim 使用【六】modelsim手动时序仿真

/modelsim 中就能够看到 Verilog_First.vo 和 Verilog_First_v.sdo 这两个文件。...文件夹也复制到我们的 manual_modelsim 文件夹下。...在该对话框中我们点击【Browse】，在弹出的对话框中我们找到 manual_modelsim 文件夹下的 Verilog_First.vo，然后将 Verilog_First.vo 添加至我们的 ModelSim...如果不知道需要选择哪个库，我们可以先直接运行仿真，这时候 ModelSim 控制窗口中会提示错误信息，我们根据错误信息便能够分析出我们需要的库名，然后我们再重复上述步骤添加完了仿真库，接下来我们在 SDF...标签页面中添加 Verilog_First_v.sdo 文件，如图 ?

1.2K2 0

FPGA Quartus ll使用

next：添加新的verilog设计文件： 3....所在目录：右键工程项目，添加Modelsim模拟器： ModelSim可用于Verilog和VHDL的仿真。...使用Quartus II创建自动产生激励信号的激励文件：在工程中打开该文件，文件在工程目录下的simulation文件夹中：修改激励文件： // Copyright (C) 1991-2013...调用quartus中D触发器元件 dff 添加输入输出：输出波形： 6. verilogD触发器创建verilog文件，添加代码如下： module test2(d,clk,q); input...q 的时候，把d捕获到q end endmodule 仿真波形图： D触发器的功能为：仅在时钟信号Clk为上升沿时触发，输出Q在上升沿触发时转换为与输入

1.7K2 0

数字IC设计 | 入门到放弃指南

版本管理工具：SVN、Git、p4等版本管理，简而言之，就是一种用于记录和查询文件版本改动的工具； EDA工具仿真工具：NCVerilog/ VCS/ ModelSim/ iVerilog 以上是比较业界比较主流的仿真工具...，其中Icarus Verilog (iVerilog)为开源工具，仿真过程需要了解：如何指定编译的文件类型；如何指定编译文件清单；如何指定索引目录；如何指定仿真精度；如何指定临时的宏变量；...，冗余信息过多，所以各波形查看工具都纷纷推出了自己支持的波形文件格式，如DVE的*.vpd，Verdi的*.fsdb，ModelSim的*.wlf； gtkWave也是跨平台的，而且简单易用，支持*.vcd...（violation），一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题。...DFT的常见方法就是，在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元；如bist、Scan Design、JTAG、ATPG等；后端物理验证、布线布局、静态时序分析、等价性检查、功耗分析

3.2K3 3

FPGA学习altera系列: 第七篇添加激励及功能仿真操作

添加激励写完了设计和激励的代码，我们还是不能够去仿真。设计和激励都是verilog DHL 的文件，软件也分不清楚那个是设计文件、哪个是激励文件。下面我们就来告诉“它“哪个是激励文件。 1....优点：仿真速度快，可以根据需要观察电路输入输出端口和电路内部任一信号和寄存器的波形；当添加完激励，我们就可以去调用modelsim来进行前仿。...具体的原因是：我们的代码并没有任何的错误，操作也没有任何的错误，而是我们的工程的名字和quartus ii 中的二选一多路选择器名称一样，modelsim在调用的时候，调用了quartus ii 内部的二选一多路选择器...，所以导致找不到端口（笔者提醒大家：在给工程或者设计文件“起名字”时，要注意一些特殊的名字，例如：and，nand、xor、mux21等等）。...5）将激励文件中的例化改成如下： ? 6）综合和分析，快捷键“Ctrl + K”。 7）再一次去功能仿真，就可以了（因为我们添加过一次了，我们只是去修改了代码，所以不用重新添加激励）。

1.5K1 0

FPGA实验3时序逻辑电路-计数器设计

综合得到的门级电路图。实验结果分析及思考。每一次报告用Word文档提交，文件名：姓名_班级_第几次实验_学号。【实验软件工具】 QuartusII; ModelSim SE....Test Bench template for design : Sync8count // // Simulation tool : ModelSim (Verilog) //...如果LOAD为低电平,则允许将输人口的4位加载数据置入计数寄存器中,以便计数器在此数基础上累加计数。...m序列是对最长线性反馈移位寄存器序列的简称，它是一种由带线性反馈的移位寄存器所产生的序列，并且具有最长周期。...在程序设计和原理图设计的过程中，我通过对Quartus的练习和使用，锻炼了自己的编程能力，对于Quartus和Modelsim联合仿真也比以往熟练不少，也学会了如何在遇到错误的时候冷静分析原因，例如端口的定义错误

1.8K2 0

如何写一个仿真文件——testbench

所有并行的语句，比如两个always模块，fork join语句块，都是软件模拟并行执行的。...常用testbench语法 1.精度问题编译器指令用以控制编译和预处理verilog代码，他们通过重音符号[`]来指明。重音符号常位于键盘的左上角。...2.在Modelsim中，仿真的结果可以以波形的形式显示，也可以以文本的形式显示。四种主要的显示任务有$display、$write、$strobe和$monitor，它们语法类似。...在Modelsim中，文本是在控制面板显示的。$display的语法与C语言中的打印函数类似。...**$fopen的语法为： [mcd_names] = $fopen("[file_name]"); 至此，testbench文件的语法部分就告一段落，但是小编提醒：学verilog要知道verilog

6.2K4 2

FPGA零基础学习精选：Intel FPGA 开发流程（超详细）

hdl文件的移植性比较高，无论在哪个平台都是通用的。图34 ：保存verilog HDL文件保存时，注意名字和保存路径。Verilog文件的后缀为.v。...当所研究的系统造价昂贵、实验的危害性大或需要很长的时间才能了解系统参数变化所引起的后果时，仿真是一种特别有效的研究手段。仿真其实就是模拟实际情况。...利用quaruts 自带的仿真器仿真时，是利用绘制波形的方式进行输入信号的驱动。但是这种方法移植性不好，无法在modelsim中充当激励。...这个verilog文件是当做测试文件的，命名时，建议名字设置成为被测试模块的名字，然后后面加上“_tb”。tb为testbench的简写。...Testbench文件也是verilog文件，所以也必须遵从verilog的标准。在tb文件中，是没有端口的。在测试时，输入的信号都由内部产生，输出信号只要引出到内部即可，仿真器会自动捕获。

1.4K1 0

FPGA零基础学习：Intel FPGA 开发流程

hdl文件的移植性比较高，无论在哪个平台都是通用的。 ? 图34 ：保存verilog HDL文件保存时，注意名字和保存路径。Verilog文件的后缀为.v。...当所研究的系统造价昂贵、实验的危害性大或需要很长的时间才能了解系统参数变化所引起的后果时，仿真是一种特别有效的研究手段。仿真其实就是模拟实际情况。...利用quaruts 自带的仿真器仿真时，是利用绘制波形的方式进行输入信号的驱动。但是这种方法移植性不好，无法在modelsim中充当激励。...Testbench文件也是verilog文件，所以也必须遵从verilog的标准。在tb文件中，是没有端口的。在测试时，输入的信号都由内部产生，输出信号只要引出到内部即可，仿真器会自动捕获。...图90 ：是否确定关闭modelsim 点击“是”即可关闭。 6 锁定管脚输入设计后，经过综合和分析以及RTL仿真后，证明设计的逻辑功能是没有任何错误的。

2.7K3 0

FPGA零基础学习：Intel FPGA 开发流程

hdl文件的移植性比较高，无论在哪个平台都是通用的。图34 ：保存verilog HDL文件保存时，注意名字和保存路径。Verilog文件的后缀为.v。...当所研究的系统造价昂贵、实验的危害性大或需要很长的时间才能了解系统参数变化所引起的后果时，仿真是一种特别有效的研究手段。仿真其实就是模拟实际情况。...利用quaruts 自带的仿真器仿真时，是利用绘制波形的方式进行输入信号的驱动。但是这种方法移植性不好，无法在modelsim中充当激励。...Testbench文件也是verilog文件，所以也必须遵从verilog的标准。在tb文件中，是没有端口的。在测试时，输入的信号都由内部产生，输出信号只要引出到内部即可，仿真器会自动捕获。...图90 ：是否确定关闭modelsim 点击“是”即可关闭。 6、锁定管脚输入设计后，经过综合和分析以及RTL仿真后，证明设计的逻辑功能是没有任何错误的。

1.6K0 1

vivado进行仿真时，GSR信号的理解和影响

利用vivado进行设计xilinx FPGA时，写完设计代码和仿真代码后，点击run simulation（启动modelsim进行仿真）。...除了能够看到我们所写的仿真代码中的信号外，还会看到一个GSR信号，前面等于1，在100ns左右变为0的虚线。为什么会有这个信号？ vivado在启动仿真时，会默认添加一个文件：glbl。...找到时序仿真的文件，内部是使用FPGA器件内部的部件所组成的电路。（找到仿真库，找到仿真所使用的文件）注：后仿真使用的不是咱们所写的verilog文件，而是经过综合之后的文件。...再次通过寻找库文件（在unisims库中），找到FDCE的文件内部。发现这个这个fdce是和GSR信号有关系的。也就是说在GSR为高电平期间，输出值一直是默认值，不会随着D信号的改变而改变。...仿真器默认会在 t=0 激活 GSR 一段时间，模拟 FPGA 配置完成后的硬件行为，将所有受控寄存器强制设置到它们的初始状态。之后 GSR 释放，用户设计的逻辑（包括用户复位信号）才开始正常运行。

2761 0

【干货】推荐一款FPGA仿真调试鸟枪换炮的工具！

debussy 大家在用ModelSim做仿真时，常常遇到这样一个问题。...2、用modelsim产生fsdb文件与Debussy协同工作第一步：挂 PLI 在 modelsim.ini中搜索Veriuser，找到相应行之后进行修改，将文档中 ;Veriuser = veriuser.sl...另外，笔者试了一下64位的ModelSim软件，按照上述方法无法正确产生fsdb文件，换回32位的ModelSim软件，如Modelsim SE 6.5b，则能够顺利产生波形文件。如下图所示 ?...3、Debussy软件使用方法在使用 Debussy 软件过程中，软件并不能直接智能地识别 Verilog-2001 代码，需要对软件进行一下设置，否则添加文件时软件就会报出很多错误告警，而且也看不到原理图...添加支持 Verilog-2001 标准的设置设置完成后，就能正常导入文件，进行仿真和调试了，导入方法是点击工具栏的 File，选择 Import Design…，在文件列表框中选中待观察的文件夹，接着全部选中出现的文件

11.9K1 1

点击加载更多

相关资讯

热门标签

活动推荐

运营活动

活动名称

广告关闭