Loading [MathJax]/jax/output/CommonHTML/config.js
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >TMS320C6678开发板 ZYNQ PS + PL异构多核案例开发手册(4)

TMS320C6678开发板 ZYNQ PS + PL异构多核案例开发手册(4)

原创
作者头像
创龙科技Tronlong
发布于 2022-07-31 15:54:31
发布于 2022-07-31 15:54:31
1.8K0
举报

本文主要介绍ZYNQ PS + PL异构多核案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板,文章内容包含多个特色案例,如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等,由于篇幅过长,文章分为上下6个小节展示,欢迎大家按照顺序进行文章内容查看。

本次测试板卡为TMS320C6678开发板,它是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP,以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计的高端异构多核评估板,TMS320C6678开发板每核心主频可高达1.25GHz,XC7Z045/XC7Z100集成PS端双核ARM Cortex-A9 + PL端Kintex-7架构28nm可编程逻辑资源,引出双路CameraLink、双路SFP+光口、四路千兆网口、双路SATA、双路PCIe、四路USB、双路CAN、双路CAMERA、HDMI IN/OUT、LVDS、LCD、RS485、RS232、Micro SD、HPC FMC等接口。

emio_uart_demo案例

案例功能

案例功能:PS端通过EMIO方式使用UART0串口进行数据收发。

本案例默认将UART1作为PS端调试串口。

Block Memory Generator IP核

本案例使用Block Memory Generator IP核创建BRAM资源。

Block Memory Generator IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg058-blk-mem-gen.pdf》,具体配置如下。

图 183

Aurora 64B66B IP核

本案例使用Aurora 64B66B IP核实现Aurora高速串行通信协议。

图 184

Aurora 64B66B IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg074-aurora-64b66b.pdf》和《ug476-7Series_Transceivers.pdf》,具体说明配置如下。

点击"Core Options",Line Rate(Aurora通信速率)设置为10Gbps,GT Refclk(GTX参考时钟)设置为125MHz,INIT clk、GT DRP clk设置为100MHz,Dataflow Mode(数据流模式)设置为Duplex(双工模式)。

图 185

点击"GT Selections",Lanes设置为1,表示使用单通道GTX。选择GTXQ1(QUAD_110)的GTXE2_X0Y7(MGTXRX_3、MGTXTX_3引脚),即对应SFP1光口。

图 186

图 187

AXI Timer IP核

本案例使用AXI Timer IP核进行计数,用于计算数据传输速率。

AXI Timer IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg079-axi-timer.pdf》,具体配置如下。

图 188

aurora_reset模块

本案例使用aurora_reset模块为Aurora 64B66B IP核提供reset_pd和pma_init复位信号。aurora_reset模块clk_in使用由Aurora 64B66B IP核init_clk输出的100MHz时钟。

图 189

aurora_reset模块源码为"aurora_dma_bd.srcs\sources_1\imports\hdl\aurora_reset.v",关键代码说明如下。

定义模块接口。

图 190

根据Aurora 64B66B IP核的复位时序进行复位信号配置。

图 191

图 192

axi_ethernet_demo案例

案例功能

案例功能:演示PL端千兆以太网的实现。

操作说明

评估板配备一个PL端千兆网口PL RGMII ETH,请使用网线将评估板PL端网口、PC机连接到同一个路由器,绿灯常亮、黄灯闪烁表示连接正常。

图 193

将本案例的动态设备树镜像文件pl.dtbo和PL端.bin格式可执行文件复制到"/lib/firmware/"目录下,并将PL端可执行文件重命名为system_wrapper.bin,然后执行如下命令加载设备树文件和PL端可执行文件。

Target# mount -t configfs configfs /configfs

Target# mkdir /configfs/device-tree/overlays/ethernet

Target# echo pl.dtbo > /configfs/device-tree/overlays/ethernet/path

图 194

执行如下命令关闭PS端网口eth0,并使PL端网口eth1自动获取IP地址。PL端网口本次测试的IP地址为192.168.0.250。

Target# ifconfig eth0 down

Target# udhcpc -i eth1

图 195

如下使用Iperf工具测试评估板与PC机的网络通信速度。若未安装,可在Ubuntu中执行"sudo apt-get install iperf"安装。

UDP测试

在Ubuntu执行如下命令查看PC机IP地址并等待评估板连接。

Host# ifconfig

Host# iperf -s -u

图 196

在评估板文件系统执行如下命令测试网络通信速度,命令中192.168.0.134为PC机IP地址。测试完成后,Ubuntu和评估板均会打印测试结果。不同测试环境,测试结果将会有所差异。

Target# iperf -u -c 192.168.0.134 -b 1000M

图 197

TCP测试

在Ubuntu执行如下命令查看PC机IP地址并等待评估板连接。

Host# ifconfig

Host# iperf -s

图 198

在评估板文件系统执行如下命令测试网络通信速度,命令中192.168.0.134为PC机 IP地址。测试完成后,Ubuntu和评估板均会打印测试结果。不同测试环境,测试结果将会有所差异。

Target# iperf -c 192.168.0.134

图 199

Vivado工程说明

点击BLOCK DESIGN窗口下的"Address Editor"选项,查看IP核地址,地址分配如下图所示。

图 200

IP核配置

AXI DMA IP核

本案例使用AXI DMA IP核将数据在DDR与AXI Ethernet IP核之间进行搬运。

AXI DMA(AXI Direct Memory Access) IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg021_axi_dma.pdf》,具体配置说明如下。

  1. 启用SG(scatter-gather)模式和启用控制/状态流。
  2. Width of Buffer Length Register设置为16,则DMA单次传输最大寻址范围为2^(Width of Buffer Length Register),DMA单次传输最大数据量为2^(Width of Buffer Length Register)*8=64KByte。
  3. 读/写通道的Memory Map Data Width、Stream Data Width均设置为32,Max Burst Size均设置为16。

图 201

AXI Ethernet IP核

本案例使用AXI Ethernet IP核实现MAC层和物理层功能。

AXI Ethernet(AXI 1G/2.5G Ethernet Subsystem) IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg138-axi-ethernet.pdf》。

配置AXI Ethernet IP核链路速率为1Gbps,PHY接口类型为RGMII。

图 202

axi_mig_pcie_demo案例

案例功能

案例功能:评估板ZYNQ端作为PCIe EP(Endpoint)设备,处理PCIe RC(Root Complex)设备发起的PCIe BAR0空间读写事务。

本案例测试评估板ZYNQ端和DSP端的PCIe通信,其中DSP端PCIe为双通道链路(x2),ZYNQ端PCIe配置为四通道链路(x4),自适应DSP端的双通道链路。

DSP端测试程序为“4-软件资料\Demo\DSP_Demo\noOS-demos\pcie_rc\”,为便于测试,我司在本案例的bin目录下提供了DSP端测试程序可执行文件pcie_rc_noOS_FPGA.out。

操作说明

使用ADT-Link公司的R22SR公对母PCIe信号交换线连接评估板PCIe EP(ZYNQ)金手指和PCIe RC(DSP)插槽。

图 203

将本案例PL端.bin格式可执行文件复制到评估板文件系统"/lib/firmware/"目录下,并将PL端可执行文件重命名为system_wrapper.bin,然后执行如下命令加载PL端可执行文件。

Target# echo system_wrapper.bin > /sys/class/fpga_manager/fpga0/firmware

图 204

通过仿真器加载评估板DSP端程序并运行,DSP端调试串口将打印PCIe通信速率(如下图所示)。本次总共传输64KByte数据,平均写速率约为702MByte/s,平均读速率约为640MByte/s。

图 205

Vivado工程说明

点击BLOCK DESIGN窗口下的"Address Editor"选项,查看IP核地址,地址分配如下图所示。

图 206

IP核配置

MIG 7 Series IP核

MIG(Memory Interface Generator) 7 Series IP核用于配置PL端DDR,说明见mig_dma案例IP核配置部分。

AXI Memory Mapped To PCI Express IP核

本案例使用AXI Memory Mapped To PCI Express IP核将PL端DDR映射为可被PCIe RC设备访问的内存。

AXI Memory Mapped To PCI Express IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg055-axi-bridge-pcie.pdf》,具体配置说明如下。

配置设备类型为PCIe Endpoint设备,参考时钟为外部RC端输入的100MHz。

图 207

Lane Width配置为x4,Link Speed配置为5.0GT/s。

图 208

配置PCIe设备信息。Base Class Menu配置为Memory controller,Vendor ID配置为0x10EE,Device ID配置为0x7024。

图 209

BAR容量设置。根据PCIe RC设备实际支持情况设置容量大小,此处设置BAR0为64KByte。

图 210

BAR0的地址设置为0x60000000。

图 211

emio_emac_demo案例

案例功能

案例功能:PS端通过EMIO方式使用GEM1进行网络数据收发。

操作说明

基于FreeRTOS测试

请使用Micro USB线连接PC机和评估板PS端调试串口CON9(USB TO UART),并使用网线将评估板PS端网口(PS RGMII0 ETH)、PL端网口(PL RGMII ETH)和PC机连接到同一个路由器,绿灯常亮、黄灯闪烁表示连接正常。

图 212

本小节简单演示如何将轻量级IP栈(IwIP)与FreeRTOS搭配使用。本次测试使用DHCP模式,如需设置为静态IP地址,请参考关键代码小节修改案例。

案例支持同时运行以下四个任务:

  1. PS端网口执行TCP echo server任务:PC主机通过网络调试工具向评估板发送数据,评估板将接收到的数据返回到PC主机。
  2. PS端网口执行UDP echo server任务:PC主机通过网络调试工具向评估板发送数据,评估板将接收到的数据返回到PC主机。
  3. PL端网口执行TCP echo server任务:PC主机通过网络调试工具向评估板发送数据,评估板将接收到的数据返回到PC主机。
  4. PL端网口执行UDP echo server任务:PC主机通过网络调试工具向评估板发生数据,评估板将接收到的数据返回到PC主机。

加载PS端FreeRTOS程序、PL端程序后,即可看到PS端串口调试终端打印如下信息。其中PS端网口IP地址为192.168.1.113,PL端网口IP地址为192.168.1.115。

图 213

双击打开产品资料“4-软件资料\Tools\Windows\”目录下的网络调试工具SocketTool_NoAD.exe。

  1. PS端网口TCP echo server任务测试

在弹出的界面中点击“TCP Client -> 创建”,在“对方IP”中输入评估板PS端网口IP地址:192.168.1.113,在“对方端口”中输入TCP echo server端口号:7,再点击确定。

图 214

点击“连接”,在“数据发送窗口”中输入需发送至评估板的数据,再点击“发送数据”。“数据接收及提示窗口”中将打印由PC机发送至评估板,以及由评估板发送至PC机的数据。

图 215

同时,串口调试终端将会打印如下信息。

图 216

PS端网口UDP echo server任务测试

在弹出的界面中点击“UDP Client -> 创建”,在“对方IP”中输入评估板PS端网口IP地址:192.168.1.113,在“对方端口”中输入UDP echo server端口号:8,再点击确定。

图 217

在“数据发送窗口”中输入需发送至评估板的数据,再点击“发送数据”。“数据接收及提示窗口”中将打印由PC机发送至评估板,以及由评估板发送至PC机的数据。

图 218

同时,串口调试终端将会打印如下信息。

图 219

PL端网口TCP echo server任务测试

在弹出的界面中点击“TCP Client -> 创建”,在“对方IP”中输入评估板PL端网口IP地址:192.168.1.115,在“对方端口”中输入TCP echo server端口号:7,再点击确定。

图 220

点击“连接”,在“数据发送窗口”中输入需发送至评估板的数据,再点击“发送数据”。“数据接收及提示窗口”中将打印由PC机发送至评估板,以及由评估板发送至PC机的数据。

图 221

同时,串口调试终端将会打印如下信息。

图 222

PS端网口UDP echo server任务测试

在弹出的界面中点击“UDP Client -> 创建”,在“对方IP”中输入评估板PL端网口IP地址:192.168.1.113,在“对方端口”中输入UDP echo server端口号:8,再点击确定。

图 223

在“数据发送窗口”中输入需发送至评估板的数据,再点击“发送数据”。“数据接收及提示窗口”中将打印由PC机发送至评估板,以及由评估板发送至PC机的数据。

图 224

同时,串口调试终端将会打印如下信息。

图 225

基于Linux测试

将本案例的动态设备树镜像文件emio-emac-demo-overlay.dtbo和PL端.bin格式可执行文件复制到"/lib/firmware/"目录下,并将PL端可执行文件重命名为system_wrapper.bin,然后执行如下命令加载设备树文件和PL端可执行文件。

Target# echo system_wrapper.bin > /sys/class/fpga_manager/fpga0/firmware

Target# mount -t configfs configfs /configfs

Target# mkdir /configfs/device-tree/overlays/emio_emac

Target# echo emio-emac-demo-overlay.dtbo > /configfs/device-tree/overlays/emio_emac/path

图 226

执行如下命令关闭PS端网口eth0,并使PL端网口eth1自动获取IP地址。PL端网口本次测试得IP地址为192.168.0.117。

Target# ifconfig eth0 down

Target# udhcpc -i eth1

图 227

如下使用Iperf工具测试评估板与PC机的网络通信速度。若未安装,可在Ubuntu中执行"sudo apt-get install iperf"安装。

UDP测试

在Ubuntu执行如下命令查看PC机IP地址并等待评估板连接。

Host# ifconfig

Host# iperf -s -u

图 228

在评估板文件系统执行如下命令测试网络通信速度,命令中192.168.0.134为PC机IP地址。测试完成后,Ubuntu和评估板均会打印测试结果。不同测试环境,测试结果将会有所差异。

Target# iperf -u -c 192.168.0.134 -b 1000M

图 229

TCP测试

在Ubuntu执行如下命令查看PC机IP地址并等待评估板连接。

Host# ifconfig

Host# iperf -s

图 230

在评估板文件系统执行如下命令测试网络通信速度,命令中192.168.0.134为PC机IP地址。测试完成后,Ubuntu和评估板均会打印测试结果。不同测试环境,测试结果将会有所差异。

Target# iperf -c 192.168.0.134

图 231

关键代码(PS端-FreeRTOS)

创建任务,任务函数为main_thread。

图 232

在任务函数main_thread中进行IwIP初始化,再创建任务netword_thread。

图 233

在任务network_thread中,调用xemac_add函数,添加设置好的网络接口信息,初始化PS端网口和PL端网口。

图 234

图 235

设置MAC地址,再根据评估板MAC地址的类型调用xemacpsif_init函数配置硬件。

图 236

获取评估板MAC地址类型信息。

图 237

图 238

在xemacpsif_init函数中,调用函数low_level_init来进行硬件设置。

图 239

在任务network_thread中,添加设置好的网络接口信息后,尝试自动获取IP地址。

图 240

成功获取IP地址后,建立TCP echo server和UDP echo server两个线程。

图 241

回显通过TCP协议发送至程序中的输入字符。

图 242

回显通过UDP协议发送至程序中的输入字符。

图 243

建立任务监控网口硬件连接状态(link up/link down)。

图 244

图 245

如需设置为静态IP地址,可参考如下说明。

修改宏定义,1表示自动获取IP地址,0表示使用静态IP地址。

图 246

设置静态IP地址、网关和子网掩码。

图 247

Vivado工程说明

通过GMII to RGMII IP核,将PS端的千兆以太网控制器(GEM1)的GMII接口转换为RGMII接口,实现对PL端网口的控制。

图 248

原创声明:本文系作者授权腾讯云开发者社区发表,未经许可,不得转载。

如有侵权,请联系 cloudcommunity@tencent.com 删除。

原创声明:本文系作者授权腾讯云开发者社区发表,未经许可,不得转载。

如有侵权,请联系 cloudcommunity@tencent.com 删除。

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(2)
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板,文章内容包含多个特色案例,如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等,由于篇幅过长,文章分为上下6个小节展示,欢迎大家按照顺序进行文章内容查看。
创龙科技Tronlong
2022/07/31
1.5K0
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(2)
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(1)
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板,文章内容包含多个特色案例,如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等,由于篇幅过长,文章分为上下6个小节展示,欢迎大家按照顺序进行文章内容查看。
创龙科技Tronlong
2022/07/25
1.5K0
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(1)
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(3)
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板,文章内容包含多个特色案例,如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等,由于篇幅过长,文章分为上下6个小节展示,欢迎大家按照顺序进行文章内容查看。
创龙科技Tronlong
2022/07/31
1.1K0
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(3)
「干货」基于TMS320C6678开发板,ZYNQ Linux应用案例开发手册分享
本篇文章与大家分享基于TMS320C6678开发板的ZYNQ Linux应用案例开发测试分享,内容包含有开发案例基础说明、Linux常用开发案例和Python开发案例,后续还将分享更多ZYNQ端、DSP端、DSP+ZYNQ端的通信开发测试案例等,欢迎大家多多关注。
创龙科技Tronlong
2022/07/25
1.1K0
「干货」基于TMS320C6678开发板,ZYNQ Linux应用案例开发手册分享
TI C6000系列 TMS320C6678+Kintex-7——FPGA案例开发资料(上)
本文主要介绍基于Vivado的FPGA案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4。其中案例包括led_flash案例、key_test案例、ibert_eyescan案例、udp_10g_echo案例、fmc_ad9706_ad9613案例、bram_srio_target案例。
创龙科技Tronlong
2022/08/14
1.3K0
TI C6000系列 TMS320C6678+Kintex-7——FPGA案例开发资料(上)
TMS320C6678开发板( DSP+Zynq )RTOS综合功能案例,嵌入式必看!
减少在产品开发过程中对DSP外设接口程序进行整合的难度,我们提供对DSP主要外设接口实现底层初始化的RTOS综合功能测试IFD(Integrated Function Demo)案例程序,助力有需要的朋友基于此IFD案例程序模板进行开发,加快项目研发进度。
创龙科技Tronlong
2022/07/28
1.1K0
TMS320C6678开发板( DSP+Zynq )RTOS综合功能案例,嵌入式必看!
Linux 应用案例开发手册——基于Zynq-7010/20工业开发板
本文档涉及的开发案例位于产品资料“4-软件资料\Demo\tl-linux-application\”路径下 的 base-demos 和 python-demos 目录。
用户8594645
2023/01/02
1.4K0
Linux 应用案例开发手册——基于Zynq-7010/20工业开发板
复旦微PS+PL异构多核开发案例分享,基于FMQL20SM国产处理器平台
本文主要介绍复旦微FMQL20S400M的PS + PL异构多核开发案例,开发环境如下:
创龙科技Tronlong
2024/08/16
3390
复旦微PS+PL异构多核开发案例分享,基于FMQL20SM国产处理器平台
FPGA案例开发资料(下)——TMS320C6678+Kintex-7开发板
本文主要介绍基于Vivado的FPGA案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4。其中案例包括led_flash案例、key_test案例、ibert_eyescan案例、udp_10g_echo案例、fmc_ad9706_ad9613案例、bram_srio_target案例。
创龙科技Tronlong
2022/08/14
1.7K0
FPGA案例开发资料(下)——TMS320C6678+Kintex-7开发板
嵌入式必看!基于TMS320C6678开发板的DSP多核IPC通信开发案例
分享DSP多核IPC通信案例开发手册,本篇文章内容包含有shmIpcBenchmark案例、qmssIpcBenchmark案例、srioIpcBenchmark案例。TI-IPC(Inter-Processor Communication)组件提供与处理器硬件无关的API,可用于多核处理器核间通信、同一处理器进程间通信和设备间通信。TI-IPC支持MessageQ、Notify和SharedRegion等常用的IPC模块,支持Shared Memory、Multicore Navigator和SRIO三种传输方式。
创龙科技Tronlong
2022/07/25
1.1K0
嵌入式必看!基于TMS320C6678开发板的DSP多核IPC通信开发案例
基于FPGA的光口通信开发案例
自著名华人物理学家高锟先生提出“光传输理论”,实用化的光纤传输产品始于1976年,经历了PDH→SDH→DWDM→ASON→MSTP的发展历程。本世纪初期,ASON/OADM 技术已在通信技术当中广泛应用,逐渐发展成为以骨干网络传输为介质的ROADM技术。
FPGA开源工作室
2021/01/27
2.4K0
基于FPGA的光口通信开发案例
第12章:PS端裸机与FreeRTOS案例开发之lwIP_Demo案例
本次案例用到的是创龙科技的TLZ7x-EasyEVM-S开发板,它是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC评估板,处理器集成PS端双核ARM Cortex-A9 + PL端Artix-7架构28nm可编程逻辑资源,评估板由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2021/10/25
1.3K1
第12章:PS端裸机与FreeRTOS案例开发之lwIP_Demo案例
全志T3开发板——嵌入式入门学习测试教程(6)
本文主要为嵌入式入门开发者的接口、网口等板卡基础快速测试,当初级学习的开发者拿到板卡,如何在最快时间内测试板卡正常?,继续测试教程(5)的看门狗测试、网络接口(RGMII ETH、RGMII ETH)、AUDIO音频、CVBS OUT接口、TVIN接口测试部分,接下来是蓝牙、WIFI模块、SDIO WIFI、4G模块、USB转网口模块等测试部分是否正常。
创龙科技Tronlong
2022/03/31
11.9K0
全志T3开发板——嵌入式入门学习测试教程(6)
TMS320C6678 DSP +Kintex-7 FPGA开发板参数资料规格书手册
创龙科技TL6678F-EasyEVM是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核评估板,由核心板与底板组成。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2022/08/14
1K0
TMS320C6678 DSP +Kintex-7 FPGA开发板参数资料规格书手册
视频 | ZYNQ开发板深度评测:高性能FPGA和双核ARM的强强联合!
这是我第一次在公众号发布评测视频,之前也没做过视频,从录视频、剪辑、渲染真的是太麻烦了,PR咱也不会,用的是剪映,初次尝试,以开发板评测为主题,一共剪了两段,一个是模仿iPhone7 快闪107秒产品发布视频,40秒的视频周末剪了一上午。第二段是完整的开发板开箱评测视频,14分钟时长,我嫌太麻烦,中间几乎没有剪辑,如果觉得视频内容太长,可以看下后面的文字评测内容,要比视频介绍更详细。 初次录视频,大家多多支持。 视频1:开发板评测快闪 http://mpvideo.qpic.cn/0bc3xiaas
单片机点灯小能手
2022/12/18
4.4K0
视频 | ZYNQ开发板深度评测:高性能FPGA和双核ARM的强强联合!
基于ZYNQ的CameraLink图像采集与边缘检测开发详解
(1) PL端接入CameraLink相机,通过Base模式采集图像(1280*1024),然后通过VDMA缓存到PS端DDR。
FPGA开源工作室
2020/05/20
5.1K1
全志T3开发板——嵌入式入门学习测试教程(7)
本文主要为嵌入式入门开发者的接口、网口等板卡基础快速测试,当初级学习的开发者拿到板卡,如何在最快时间内测试板卡正常?,继续测试教程(5)的看门狗测试、网络接口(RGMII ETH、RGMII ETH)、AUDIO音频、CVBS OUT接口、TVIN接口测试部分,接下来是蓝牙、WIFI模块、SDIO WIFI、4G模块、USB转网口模块等测试部分是否正常。
创龙科技Tronlong
2022/03/31
8.5K0
全志T3开发板——嵌入式入门学习测试教程(7)
第6章:PS端裸机与FreeRTOS案例开发之uart-echo案例
本次案例用到的是创龙科技的TLZ7x-EasyEVM-S开发板,它是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC评估板,处理器集成PS端双核ARM Cortex-A9 + PL端Artix-7架构28nm可编程逻辑资源,评估板由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2021/10/15
8250
第6章:PS端裸机与FreeRTOS案例开发之uart-echo案例
「案例源码分享」基于Zynq-7010/7020的多路千兆网口实现方案
前 言:本文基于以太网接口在工业场合的大量使用,特别是工业控制、仪器仪表等领域,结合Xilinx Zynq-7000所具备的丰富设计资源(在单芯片内集成了双核ARM Cortex A9(Processing System,PS)和可编程逻辑资源(Programmable Logic,PL)),提供了基于Zynq-7010/7020的多路千兆网口实现方案。
创龙科技Tronlong
2021/10/25
2.1K5
「案例源码分享」基于Zynq-7010/7020的多路千兆网口实现方案
TMS320C6678 DSP +Kintex-7 FPGA开发板——DSP算法案例开发手册
创龙科技SOM-TL6678F是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP以及Xilinx Kintex-7 FPGA处理器设计的高端异构多核工业级核心板。核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接,并通过工业级高速B2B连接器引出千兆网口、PCIe、HyperLink、EMIF16、GTX等高速通信接口。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
创龙科技Tronlong
2022/08/14
1.2K0
TMS320C6678 DSP +Kintex-7 FPGA开发板——DSP算法案例开发手册
推荐阅读
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(2)
1.5K0
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(1)
1.5K0
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(3)
1.1K0
「干货」基于TMS320C6678开发板,ZYNQ Linux应用案例开发手册分享
1.1K0
TI C6000系列 TMS320C6678+Kintex-7——FPGA案例开发资料(上)
1.3K0
TMS320C6678开发板( DSP+Zynq )RTOS综合功能案例,嵌入式必看!
1.1K0
Linux 应用案例开发手册——基于Zynq-7010/20工业开发板
1.4K0
复旦微PS+PL异构多核开发案例分享,基于FMQL20SM国产处理器平台
3390
FPGA案例开发资料(下)——TMS320C6678+Kintex-7开发板
1.7K0
嵌入式必看!基于TMS320C6678开发板的DSP多核IPC通信开发案例
1.1K0
基于FPGA的光口通信开发案例
2.4K0
第12章:PS端裸机与FreeRTOS案例开发之lwIP_Demo案例
1.3K1
全志T3开发板——嵌入式入门学习测试教程(6)
11.9K0
TMS320C6678 DSP +Kintex-7 FPGA开发板参数资料规格书手册
1K0
视频 | ZYNQ开发板深度评测:高性能FPGA和双核ARM的强强联合!
4.4K0
基于ZYNQ的CameraLink图像采集与边缘检测开发详解
5.1K1
全志T3开发板——嵌入式入门学习测试教程(7)
8.5K0
第6章:PS端裸机与FreeRTOS案例开发之uart-echo案例
8250
「案例源码分享」基于Zynq-7010/7020的多路千兆网口实现方案
2.1K5
TMS320C6678 DSP +Kintex-7 FPGA开发板——DSP算法案例开发手册
1.2K0
相关推荐
基于TMS320C6678开发板的ZYNQ PS + PL异构多核案例开发手册(2)
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档