Loading [MathJax]/jax/output/CommonHTML/config.js
前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
圈层
工具
发布
首页
学习
活动
专区
圈层
工具
MCP广场
社区首页 >专栏 >DDR4的DBI功能

DDR4的DBI功能

作者头像
徐师兄
发布于 2022-08-29 07:00:41
发布于 2022-08-29 07:00:41
1.6K0
举报
文章被收录于专栏:硬件工程师硬件工程师

Data Bus Inversion(DBI):数据总线翻转

数据总线翻转功能的优势:

  • 只支持X8跟X16的颗粒,X4颗粒不支持;
  • 配置是按照每字节设置的(X8颗粒上有一个DBI_n脚,X16颗粒上有UDBI_n, LDBI_n两个脚);
  • 与DM跟TDQS脚复用,当DM功能被使能时候,写操作的DBI不能被使能;
  • 翻转是数据的位;
  • 更少的位会被拉低(算上DBI_n脚,最大被拉低的位位数为位数的一半);
  • 消耗更低的能量(能量只会在位数被拉低时候损耗);
  • 因为更少的位在切换,会获得更低的噪声跟更好的数据眼图;

举例:

如果一个字节通道里面有四位以上是低的:翻转此字节通道;拉低DBI_n脚

如果DBI_n是低的:翻转数据后才能写入

如果一个字节通道里面只有四位或以下是低的:不翻转此字节通道;拉高DBI_n脚

如果DBI_n是高的:数据不需要翻转即可写入

  • 读与写操作能被单独启动DBI(MR5(模式寄存器5)控制)

总结:

通过以上的DBI介绍,其实DBI主要是对硬件有较大的优化,功耗跟信号完整性都有,不过主要还是信号完整性。

所以,当我们在设计图纸的时候,主控支持的话,DBI应该是要接上,且要求软件使能的。

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2021-05-03,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 硬件工程师 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
暂无评论
推荐阅读
编辑精选文章
换一批
die名词_ddr读写时序
ODT是什么鬼?为什么要用ODT?在很多关于DDR3的博文和介绍中都没有将清楚。在查阅了很多资料并仔细阅读DDR3的官方标准(JESD79-3A)之后,总算有点了头绪,下面来整理整理。
全栈程序员站长
2022/09/30
6830
die名词_ddr读写时序
深入理解DRAM-2:DDR1-DDR4 升级之路
DRAM经过25年发展从早期SDRAM升级到如今数据中心常见DDR4/5(DDR6标准已建立但尚未量产),每代次是如何优化的呢?
数据存储前沿技术
2025/02/11
1680
深入理解DRAM-2:DDR1-DDR4 升级之路
DDR5 / 4/3/2:每一代DDR如何提高内存密度和速度
内存的关键指标包括内存大小,速度,较低的工作电压和更快的访问速度。DDR5支持8Gb至64Gb的内存,并结合了3200 MT / s至6400 MT / s的多种数据速率。DDR5的工作电压从DDR4的1.2V进一步降低到1.1V。
用户9732312
2022/05/13
2.4K0
DDR5 / 4/3/2:每一代DDR如何提高内存密度和速度
详细说一下服务器内存和显存是怎么计算的
早期内存通过存储器总线和北桥相连,北桥通过前端总线与CPU通信。从Intel Nehalem起,北桥被集成到CPU内部,内存直接通过存储器总线和CPU相连。
用户6953509
2020/02/12
6.7K0
DDR5 vs DDR4 DRAM – 优势和设计挑战
2021 年,JEDEC 宣布发布 JESD79-5 DDR5 SDRAM 标准,标志着行业向 DDR5 dual-inline memory modules (DIMM) 的过渡。DDR5 内存带来了许多关键的性能提升,以及新的设计挑战。计算系统架构师、设计人员和购买人员都想知道 DDR5 与 DDR4 有什么新功能,以及他们如何充分利用新一代内存。
AsicWonder
2024/03/20
8980
DDR5 vs DDR4 DRAM – 优势和设计挑战
ddr2 odt_ddr2电压
经常有人会说支持DDR2的主板存在偷工减料的现象。事实上这是由于DDR2内存中使用了一项新的ODT技术,它可以在提高内存信号稳定性的基础上 节省不少电器元件。主板终结是一种最为常见的终结主板内干扰信号的方法。在每一条信号传输路径的末端,都会安置一个终结电阻,它具备一定的阻值可以吸收反 射回来的电子。但是目前DDR2内存的工作频率太高了,这种主板终结的方法并不能有效的阻止干扰信号。若硬要采用主板终结的方法得到纯净的DDR2时钟信 号会花费巨额的制造成本。
全栈程序员站长
2022/09/30
1.5K0
【知识】一图看懂lstopo计算机硬件拓扑图及PCI相关知识简介
有一点需要特别注意:由于NVIDIA驱动会自动管理GPU参数,因此在空闲状态下,你看到的GPU对应的PCIe带宽是4GB/s。但实际上,当你在跑代码时候,驱动会自动把带宽拉上来,比如我下面这个图中,带宽就拉到了最高16GB/s。所以不要被迷惑了:
小锋学长生活大爆炸
2024/06/28
5960
深入理解DRAM(全文·万字30+图)
其中,“数据传输速率”是指每个时钟周期内单个引脚的数据传输速度,而“位宽”则代表了连接到内存控制器的引脚数量。
数据存储前沿技术
2025/02/11
1.3K0
深入理解DRAM(全文·万字30+图)
FPGA逻辑设计回顾(9)DDR的前世今生以及演变过程中的技术差异
本篇作为有关DDR的相关知识的第一篇,先给出DDR的前生SDRAM以及演变DDR/DDR2/DDR3等的总体概念与区别,后面会细分技术细节。文章参考互联网以及国外各大网站以及文献,水平有限,若有疏漏,还请谅解。注:本文首发易百纳技术社区,FPGA逻辑设计回顾(9)DDR的前世今生以及演变过程中的技术差异[1]
Reborn Lee
2021/03/30
1.5K0
FPGA逻辑设计回顾(9)DDR的前世今生以及演变过程中的技术差异
计算机系统基础:总线结构知识笔记
计算机和设备之间传输信息的公共数据通道,是连接计算机硬件内多种设备的通信线路。它实现了总线上所有设备共享。
小明互联网技术分享社区
2023/11/30
1.1K0
计算机系统基础:总线结构知识笔记
嵌入式:万字详解通信接口设计
UART(Universal Asynchronous Receiver and Transmitter,通用异步收发器)是广泛使用的串行数据传输方式。
timerring
2023/01/10
1.1K0
嵌入式:万字详解通信接口设计
DDR3 内存带宽计算
DIMM:Dual-Inline-Memory-Modules,即双列直插式存储模块。168个引脚,64位。
卓越笔记
2023/02/18
3.3K1
树莓派基础实验29:I2C LCD1602实验
   众所周知,虽然液晶显示器和其他显示器大大的丰富了人机交互,但他们有一个共同的弱点。当它们连接到控制器时,需要占用大量的IO口,但是一般的控制器没有那么多的外部端口,也限制了控制器的其他功能。因此,开发具有I2C组件的LCD1602来解决该问题,LCD1602是一种只用来显示字母、数字、符号等的点阵型液晶模块。
张国平
2020/09/27
2K0
一文读懂PCIe的进化史
PCIe发展至今已经从最初的1.0升级到了6.0,但很多人对于PCIe只知其然而不知其所以然,小编今天就带大家一起来看一看。
SDNLAB
2022/12/14
2.8K0
一文读懂PCIe的进化史
内存DDR1~DDR5你了解多少?技术演进、性能参数、架构差异及实际应用
‌技术背景‌:2000年推出,首次实现‌双倍数据速率‌(在时钟上升沿和下降沿均传输数据)。
ICT系统集成阿祥
2025/04/04
3860
内存DDR1~DDR5你了解多少?技术演进、性能参数、架构差异及实际应用
RK3588 EVB开发板原理图讲解【六】
RK3588 eMMC接口和FSPI Flash(一个复用口FSPI_M0)接口复用,在eMMC接口设计时,eMMC信号接法请按参考原理图,包含各路电源去耦电容。
用户11537198
2025/03/03
860
AXI总线知多少?
AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA3.0中最重要的部分,是一种面向高性能、高带宽、低延迟的片内总线。AMBA4.0将其修改升级为AXI4.0。
数字芯片社区
2020/07/14
3.2K0
AXI总线知多少?
手机字库(HTC)
它以代码的形式装载了手机的基本程序和各种功能程序。至今字库这个名词概念混,很不清楚,到底字库是什么呢?
阳光岛主
2019/02/19
1.4K0
基于单片机设计的气压与海拔高度检测计(采用MPL3115A2芯片实现)
随着科技的不断发展,在许多领域中,对气压与海拔高度的测量变得越来越重要。例如,对于航空和航天工业、气象预报、气候研究等领域,都需要高精度、可靠的气压与海拔高度检测装置。针对这一需求,基于单片机设计的气压与海拔高度检测计应运而生。
DS小龙哥
2023/11/22
4800
基于单片机设计的气压与海拔高度检测计(采用MPL3115A2芯片实现)
高速互联背景下的 PCIe® 布线创新
随着数据中心和企业级应用对更高带宽和更低延迟的需求日益增长,传统的铜线互连方案正面临严峻的挑战。信号衰减、电磁干扰和带宽限制等问题日益突出,促使业界积极探索新的互连技术。PCIe cabling,作为一种新兴的解决方案,通过采用铜缆或光纤等介质,旨在克服传统方案的局限性,为高速数据传输提供更可靠、更灵活的途径。
数据存储前沿技术
2025/04/13
1260
高速互联背景下的 PCIe® 布线创新
相关推荐
die名词_ddr读写时序
更多 >
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档